수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
    11.
    发明公开
    수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법 有权
    在互连之间具有垂直延伸的金属绝缘体 - 金属电容器的逻辑器件及其形成方法

    公开(公告)号:KR1020050040464A

    公开(公告)日:2005-05-03

    申请号:KR1020030075670

    申请日:2003-10-28

    CPC classification number: H01L28/91 H01L21/76807 H01L21/76838 H01L27/0805

    Abstract: 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는 로직소자 및 그것을 제조하는 방법이 개시된다. 상기 로직소자는 반도체 기판을 포함한다. 상기 반도체 기판 상부에 하부배선이 위치하고, 상기 하부배선 상부에 상부배선이 위치한다. 상기 하부배선과 상기 상부배선 사이에 U자형(U-shaped) 하부 금속플레이트가 개재된다. 상기 U자형 하부 금속플레이트는 상기 하부배선에 직접 접한다. 커패시터 유전막이 상기 하부 금속플레이트의 내면(inner surface)을 덮는다. 또한, 상기 커패시터 유전막은 상기 하부 금속플레이트의 가장자리(brim)와 상기 상부배선 사이에 개재된 연장부를 갖는다. 한편, 상부 금속플레이트가 상기 커패시터 유전막의 내면을 덮는다. 상기 상부 금속플레이트는 상기 상부배선에 직접 접하고, 상기 커패시터 유전막에 의해 한정된다.

    하프늄 산화막의 제조방법
    12.
    发明公开
    하프늄 산화막의 제조방법 无效
    氧化铝膜的制备方法

    公开(公告)号:KR1020050033323A

    公开(公告)日:2005-04-12

    申请号:KR1020030069315

    申请日:2003-10-06

    Abstract: A method for fabricating a hafnium oxide film is provided to obtain an improved leakage current characteristic and a higher permittivity than a conventional permittivity by forming a high permittivity layer of hafnium floating state and a leakage current suppression layer. A crystallized high permittivity layer of hafnium floating state (HfxOy;Y=1,X>0.5) is formed on a semiconductor substrate. A leakage current suppression layer oriented along a crystal structure of the high permittivity layer is formed on the crystallized high permittivity layer. The high permittivity layer has a permittivity of 25 to 120. The high permittivity layer having a thickness of 300Å to 1000Å is formed using CVD(chemical vapor deposition) method.

    Abstract translation: 提供一种制造氧化铪膜的方法,通过形成铪浮动状态的高介电常数层和泄漏电流抑制层,获得比常规介电常数更高的漏电流特性和更高的介电常数。 在半导体衬底上形成铪浮态(Hf x O y; Y = 1,X> 0.5)的结晶高介电常数层。 在结晶化高电容率层上形成沿着高电容率层的晶体结构取向的漏电流抑制层。 高电容率层的介电常数为25〜120。使用CVD(化学气相沉积)法形成厚度为300至1000的高介电常数层。

    반도체 장치 및 그 제조 방법
    13.
    发明公开
    반도체 장치 및 그 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号:KR1020160038504A

    公开(公告)日:2016-04-07

    申请号:KR1020140131670

    申请日:2014-09-30

    Abstract: 대체금속게이트의신뢰성을향상하기위한반도체장치및 그제조방법이제공된다. 상기반도체장치는기판상에형성되고, 트렌치를포함하는층간절연막; 상기트렌치의측벽과바닥면을따라형성된유전막; 상기유전막상에형성된일함수조절막; 상기일함수조절막상에형성된웨팅층(wetting layer); 상기웨팅층상에형성되는갭필층(gap fill layer); 및상기웨팅층과상기갭필층사이에배치되고, 상기갭필층보다두꺼운반응층(reactive layer)을포함한다.

    Abstract translation: 提供一种用于提高替代金属栅极的可靠性的半导体器件及其制造方法。 半导体器件包括层间电介质,其形成在衬底上并且包括沟槽; 沿沟槽的底表面和侧壁形成的电介质层; 形成在所述电介质层上的功函数控制层; 形成在功函数控制层上的润湿层; 形成在所述润湿层上的盖填充层; 以及布置在润湿层和间隙填充层之间并且具有比间隙填充层的厚度更厚的反应层。

    원자층 증착법을 이용한 금속 산화막 형성 방법
    15.
    发明授权
    원자층 증착법을 이용한 금속 산화막 형성 방법 失效
    通过原子层沉积形成金属氧化物的方法

    公开(公告)号:KR100781543B1

    公开(公告)日:2007-12-03

    申请号:KR1020060070341

    申请日:2006-07-26

    Abstract: A method for forming a metal oxide layer using an atomic layer deposition is provided to easily control plasma power by reducing reflected power and uniformly generating the reflected power. First metal source gas excluding the amino group and the alkoxyl group is supplied in a chemical reactor where a substrate is formed(S120). Second metal source gas containing the amino group or the alkoxyl group is supplied in the chemical reactor(S130). Plasma of reactive gas including oxygen is formed in the chemical reactor to reduce or make uniform the reflected gas generated from the chemical reactor(S140). The metal element of the second metal source gas is excluded in a metal oxide layer. The first metal source gas is TMA(Tri Methyl Aluminum), DMAH(DiMethyl Aluminum Hydride), DMAH-EPP(DiMethyl Aluminum Hydride-Ethyl PiPeridine), and DMAP(DiMethyl Aluminum Peridine). The second metal source gas is TEMAH(Tetrakis EthylMethyAmino Hafnium), TDEAH(Tetrakis DiEthylAmino Hafnium), TDMAH(Tetrakis DiMethylAmino Hafnium), TEMAZ(Tetrakis EthylMethylAmino Zirconium), TDEAZ(Tetrakis DiRthylAmino Zirconium), TDMAZ(Tetrakis DiMethylAmino Zirconium), TDMAT(Tetrakis DiMethylAmino Titanium), TDEAT(Tetrakis DiEthylAmino Titanium), TEMAT(Tetrakis EthylMethylAmino Titanium), PEMAT(Pentakis EthylAmino Tantalum), PDMAT(Petakis DiMethylAmino Tantalum), PDEAT(Pentakis DiEthylAmino Tantalum), and TBTDET(Tert-Butylimido-Tris-Dithylamino tantalum).

    Abstract translation: 提供了使用原子层沉积形成金属氧化物层的方法,以通过降低反射功率并均匀地产生反射功率来容易地控制等离子体功率。 除了氨基和烷氧基以外的第一金属源气体被供给到形成基板的化学反应器中(S120)。 含有氨基或烷氧基的第二金属源气体在化学反应器中供给(S130)。 在化学反应器中形成包括氧的反应气体的等离子体,以减少或使化学反应器产生的反射气体均匀(S140)。 在金属氧化物层中排除第二金属源气体的金属元素。 第一金属源气体是TMA(三甲基铝),DMAH(二甲基铝氢化物),DMAH-EPP(DiMethyl Aluminum Hydride-Ethyl PiPeridine)和DMAP(DiMethyl Aluminum Peridine)。 第二金属源气体是TEMAH(四乙基甲基铪铪),TDEAH(四烷基二铪铪),TDMAH(四烷基二甲基铪),TEMAZ(四乙基乙基氨基锆),TDEAZ(四烷基二氨基锆),TDMAZ(四烷基二甲基氨基锆),TDMAT 四甲基二氨基钛),TDEAT(四乙基氨基钛),TEMAT(四乙基甲基氨基钛),PEMAT(Pentakis乙基氨基钽),PDMAT(Petakis DiMethylAmino钽),PDEAT(Pentakis DiEethylAmino钽)和TBTDET(T-Butylimido-Tris-Dithylamino 钽)。

    MIM 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
    16.
    发明授权
    MIM 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법 失效
    具有MIM电容器的半导体集成电路器件及其制造方法

    公开(公告)号:KR100703974B1

    公开(公告)日:2007-04-06

    申请号:KR1020050074006

    申请日:2005-08-11

    Abstract: MIM(Metal-Insulator-Metal) 커패시터를 포함하는 반도체집적회로 장치가 제공된다. MIM 커패시터는 능동소자 영역과 수동소자 영역을 포함하는 기판, 능동소자 영역의 기판 상에 형성된 능동소자, 능동소자를 덮으며, 내부에 능동소자의 소오스/드레인 정션 및/또는 게이트와 콘택하는 하나 이상의 콘택이 형성되어 있는 층간 절연막, 층간 절연막 상에 형성되고 콘택을 통해 능동소자와 커플링되는 제1 레벨의 배선 및 수동소자 영역의 기판 상에 층간 절연막과 제1 레벨의 배선 사이에 형성되고, 제1 레벨의 배선과 직접 연결되는 MIM 커패시터를 포함한다.
    MIM 커패시터, 커패시턴스, 유전막 열처리

    MIM 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
    18.
    发明公开
    MIM 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법 失效
    具有MIM电容器的半导体集成电路器件及其制造方法

    公开(公告)号:KR1020070019248A

    公开(公告)日:2007-02-15

    申请号:KR1020050074006

    申请日:2005-08-11

    Abstract: MIM(Metal-Insulator-Metal) 커패시터를 포함하는 반도체집적회로 장치가 제공된다. MIM 커패시터는 능동소자 영역과 수동소자 영역을 포함하는 기판, 능동소자 영역의 기판 상에 형성된 능동소자, 능동소자를 덮으며, 내부에 능동소자의 소오스/드레인 정션 및/또는 게이트와 콘택하는 하나 이상의 콘택이 형성되어 있는 층간 절연막, 층간 절연막 상에 형성되고 콘택을 통해 능동소자와 커플링되는 제1 레벨의 배선 및 수동소자 영역의 기판 상에 층간 절연막과 제1 레벨의 배선 사이에 형성되고, 제1 레벨의 배선과 직접 연결되는 MIM 커패시터를 포함한다.
    MIM 커패시터, 커패시턴스, 유전막 열처리

    Abstract translation: 提供包括金属 - 绝缘体 - 金属(MIM)电容器的半导体集成电路器件。 MIM电容器可以包括:衬底,包括有源器件区和无源器件区;有源器件,形成在有源器件区的衬底上;有源器件;以及至少一个源极/漏极结和/ 其上形成接触的层间绝缘膜,形成在层间绝缘膜上并通过接触耦合到有源元件的第一级布线,以及在无源元件区域中形成在衬底上的第一级布线, 并且MIM电容器直接连接到一层布线。

    다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법
    19.
    发明授权
    다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 有权
    具有多层电介质的模拟装置的电容器及其形成方法

    公开(公告)号:KR100630687B1

    公开(公告)日:2006-10-02

    申请号:KR1020040051974

    申请日:2004-07-05

    CPC classification number: H01L28/40 H01L28/65 Y10S438/957

    Abstract: 아날로그 반도체 소자의 커패시터에서 유전막의 제조공정의 생산성을 높이고, 전극과의 반응성이 낮고, 우수한 누설전류 특성을 얻을 수 있는 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및 그 형성방법에 관해 개시한다. 이를 위해 본 발명은 하부전극과 상부전극 사이에 VCC 이차항의 계수가 음의 값을 갖는 하부유전막과 상부유전막을 형성하고, 상부유전막과 하부유전막 사이에 VCC 이차항의 계수가 양의 값을 갖는 중간유전막을 형성한다. 상부 및 하부 유전막은 산화막을 사용할 수 있고, 중간유전막은 산화하프늄(HfO
    2 )을 사용할 수 있다.
    아날로그 반도체 소자, 커패시터, VCC 이차항의 계수, 다층 유전막.

Patent Agency Ranking