Abstract:
수직으로 연장된 배선간 엠아이엠 커패시터를 갖는 로직소자 및 그것을 제조하는 방법이 개시된다. 상기 로직소자는 반도체 기판을 포함한다. 상기 반도체 기판 상부에 하부배선이 위치하고, 상기 하부배선 상부에 상부배선이 위치한다. 상기 하부배선과 상기 상부배선 사이에 U자형(U-shaped) 하부 금속플레이트가 개재된다. 상기 U자형 하부 금속플레이트는 상기 하부배선에 직접 접한다. 커패시터 유전막이 상기 하부 금속플레이트의 내면(inner surface)을 덮는다. 또한, 상기 커패시터 유전막은 상기 하부 금속플레이트의 가장자리(brim)와 상기 상부배선 사이에 개재된 연장부를 갖는다. 한편, 상부 금속플레이트가 상기 커패시터 유전막의 내면을 덮는다. 상기 상부 금속플레이트는 상기 상부배선에 직접 접하고, 상기 커패시터 유전막에 의해 한정된다.
Abstract:
A method for fabricating a hafnium oxide film is provided to obtain an improved leakage current characteristic and a higher permittivity than a conventional permittivity by forming a high permittivity layer of hafnium floating state and a leakage current suppression layer. A crystallized high permittivity layer of hafnium floating state (HfxOy;Y=1,X>0.5) is formed on a semiconductor substrate. A leakage current suppression layer oriented along a crystal structure of the high permittivity layer is formed on the crystallized high permittivity layer. The high permittivity layer has a permittivity of 25 to 120. The high permittivity layer having a thickness of 300Å to 1000Å is formed using CVD(chemical vapor deposition) method.
Abstract translation:提供一种制造氧化铪膜的方法,通过形成铪浮动状态的高介电常数层和泄漏电流抑制层,获得比常规介电常数更高的漏电流特性和更高的介电常数。 在半导体衬底上形成铪浮态(Hf x O y; Y = 1,X> 0.5)的结晶高介电常数层。 在结晶化高电容率层上形成沿着高电容率层的晶体结构取向的漏电流抑制层。 高电容率层的介电常数为25〜120。使用CVD(化学气相沉积)法形成厚度为300至1000的高介电常数层。
Abstract:
고유전율을 가지는 지르코늄 유기산질화막 형성 방법 및 이를 이용하는 반도체 장치의 형성 방법 및 이에 의해 형성되는 반도체 장치를 이용하는 시스템 장치를 제공한다. 이 방법에 따르면, TEMAZ를 공급하고 먼저 산화제를 공급 산소가 충급히 TEMAZ와 결합한 후 질화제를 공급 후 플라즈마 처리하여 열화 방지막 역할을 하게하여 유전율이 우수한 막을 형성한다. 반도체 기판상에 고유전율을 갖는 지르코늄 유기산질화막을 형성하고 지르코늄 유기산질화막 상하에 전극층을 형성하여 반도체 소자를 형성한다. 유전율이 높은 지르코늄 유기산질화막을 이용한 반도체 디바이스는, 넓은 면적의 전극막을 형성할 필요가 없어 단위 면적당 소자의 용량을 증가시킬 수 있다.
Abstract:
A method for forming a metal oxide layer using an atomic layer deposition is provided to easily control plasma power by reducing reflected power and uniformly generating the reflected power. First metal source gas excluding the amino group and the alkoxyl group is supplied in a chemical reactor where a substrate is formed(S120). Second metal source gas containing the amino group or the alkoxyl group is supplied in the chemical reactor(S130). Plasma of reactive gas including oxygen is formed in the chemical reactor to reduce or make uniform the reflected gas generated from the chemical reactor(S140). The metal element of the second metal source gas is excluded in a metal oxide layer. The first metal source gas is TMA(Tri Methyl Aluminum), DMAH(DiMethyl Aluminum Hydride), DMAH-EPP(DiMethyl Aluminum Hydride-Ethyl PiPeridine), and DMAP(DiMethyl Aluminum Peridine). The second metal source gas is TEMAH(Tetrakis EthylMethyAmino Hafnium), TDEAH(Tetrakis DiEthylAmino Hafnium), TDMAH(Tetrakis DiMethylAmino Hafnium), TEMAZ(Tetrakis EthylMethylAmino Zirconium), TDEAZ(Tetrakis DiRthylAmino Zirconium), TDMAZ(Tetrakis DiMethylAmino Zirconium), TDMAT(Tetrakis DiMethylAmino Titanium), TDEAT(Tetrakis DiEthylAmino Titanium), TEMAT(Tetrakis EthylMethylAmino Titanium), PEMAT(Pentakis EthylAmino Tantalum), PDMAT(Petakis DiMethylAmino Tantalum), PDEAT(Pentakis DiEthylAmino Tantalum), and TBTDET(Tert-Butylimido-Tris-Dithylamino tantalum).
Abstract:
MIM(Metal-Insulator-Metal) 커패시터를 포함하는 반도체집적회로 장치가 제공된다. MIM 커패시터는 능동소자 영역과 수동소자 영역을 포함하는 기판, 능동소자 영역의 기판 상에 형성된 능동소자, 능동소자를 덮으며, 내부에 능동소자의 소오스/드레인 정션 및/또는 게이트와 콘택하는 하나 이상의 콘택이 형성되어 있는 층간 절연막, 층간 절연막 상에 형성되고 콘택을 통해 능동소자와 커플링되는 제1 레벨의 배선 및 수동소자 영역의 기판 상에 층간 절연막과 제1 레벨의 배선 사이에 형성되고, 제1 레벨의 배선과 직접 연결되는 MIM 커패시터를 포함한다. MIM 커패시터, 커패시턴스, 유전막 열처리
Abstract:
미세 전자 소자 성능 개선에 적합한 다층 유전막 및 그 제조 방법이 제공된다. 미세 전자 소자의 다층 유전막은 단일 성분의 산화물로 형성되어 있는 단일막 및 단일막의 양면에 형성되어 있는 두 개 이상의 서로 다른 성분의 산화물로 층상 구조가 없도록 형성되어 있는 복합막을 포함한다. 다층 유전막, 단일막, 복합막, LDI
Abstract:
MIM(Metal-Insulator-Metal) 커패시터를 포함하는 반도체집적회로 장치가 제공된다. MIM 커패시터는 능동소자 영역과 수동소자 영역을 포함하는 기판, 능동소자 영역의 기판 상에 형성된 능동소자, 능동소자를 덮으며, 내부에 능동소자의 소오스/드레인 정션 및/또는 게이트와 콘택하는 하나 이상의 콘택이 형성되어 있는 층간 절연막, 층간 절연막 상에 형성되고 콘택을 통해 능동소자와 커플링되는 제1 레벨의 배선 및 수동소자 영역의 기판 상에 층간 절연막과 제1 레벨의 배선 사이에 형성되고, 제1 레벨의 배선과 직접 연결되는 MIM 커패시터를 포함한다. MIM 커패시터, 커패시턴스, 유전막 열처리
Abstract:
아날로그 반도체 소자의 커패시터에서 유전막의 제조공정의 생산성을 높이고, 전극과의 반응성이 낮고, 우수한 누설전류 특성을 얻을 수 있는 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및 그 형성방법에 관해 개시한다. 이를 위해 본 발명은 하부전극과 상부전극 사이에 VCC 이차항의 계수가 음의 값을 갖는 하부유전막과 상부유전막을 형성하고, 상부유전막과 하부유전막 사이에 VCC 이차항의 계수가 양의 값을 갖는 중간유전막을 형성한다. 상부 및 하부 유전막은 산화막을 사용할 수 있고, 중간유전막은 산화하프늄(HfO 2 )을 사용할 수 있다. 아날로그 반도체 소자, 커패시터, VCC 이차항의 계수, 다층 유전막.
Abstract:
촉매층이 형성된 기판을 이용하는 반응챔버의 클리닝 방법을 제공한다. 이 방법은, 클리닝 가스를 활성화시키기 위한 촉매층을 갖는 기판을 마련하는 것을 포함한다. 반응챔버 내에 상기 기판을 인입한다. 상기 반응챔버 내에 클리닝 가스를 공급한다. 상기 반응챔버 내의 오염물을 배기시킨다. 반응챔버, 클리닝, 가스, 촉매층, 기판, 서셉터