-
公开(公告)号：KR1019960039443A
公开(公告)日：1996-11-25
申请号：KR1019950009452
申请日：1995-04-21
Applicant: 삼성전자주식회사
IPC: H01L27/115
Abstract: 터널산화막의 질을 향상시킬수 있고, 공정을 단순화할 수 있는 비휘발성 메모리장치에 관하여 개시한다. 본발명은 제1도전형의 반도체기판과 상기 반도체 기판의 표면에 상기 제1도전형과, 반대의 도전형으로 형성되고, 불순물의 농도가 다른 복수의 영역으로 구성된 제1불순물영역과, 상기 반도체 기판의 표면에 상기 제1도전형과, 반대의 도전형으로 형성되고, 상기 제1불순물영역과, 이격되어 형성된 제2불순물영역과, 상기 제1불순물영역 및 제2불순물영역사이의 영역상에 위치하고, 기판 상에 형성되는 제1절연막과, 상기 제1절연막 상에 형성되는 부유게이트와, 상기 부유게이트 상에 형성되는 유전체층과, 상기 유전체층 상에 형성되는 제어게이트와, 상기 제어게이트 유전체층 및 부유게이트의 측벽과, 상기 기판 상에 형성되는 제2절연막을 구비한다. 본 발명에 의하면, 이온주입공정을 줄임으로써 터널산화막의 질을 향상시켜 소자의 신뢰성을 높이고, 공정을 단순화할 수있다.
-
公开(公告)号：KR1019940001355A
公开(公告)日：1994-01-11
申请号：KR1019920011637
申请日：1992-06-30
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 반도체장치의 소자분리방법에 관한 것이다.
본 발명에 의하면, 반도체기판상에 패드산화막과 질화막을 차례로 침적한 다음 포토리소그래피공정을 통해 필드영역상의 상기 질화막 및 패드산화막을 제거하여 액티브영역을 한정하는 공정, LOCOS공정에 의해 상기 필드영역상에 필드산화막을 형성하는 공정, 상기 액티브영역상에 남아 있는 질화막을 식각하고, 이어서 노출되는 패드산화막을 습식식각하되 식각시간을 액티브영역 엣지부위에 형성된 필드산화막과 상기 패드산화막을 합한 잔류산화막의 두께에 대한 습식식각 시간으로 환산하여 상기 환산된 시간동안 상기 잔류산화막을 습식식각하는 공정, 상기 결과물상에 완충산화막을 형성하고 Vth조정을 위한 이온주입을 실시하는 공정으로 제공된다. 따라서 상기한 본 발명의 방법에 의하면 안정된 전기적 특성을 갖는 반도체소자의 제조가 가능하게 된다.-
-
-
公开(公告)号：KR100165389B1
公开(公告)日：1998-12-15
申请号：KR1019950010548
申请日：1995-04-29
Applicant: 삼성전자주식회사
IPC: H01L27/112
Abstract: 마스크 롬 제조방법에 관해 기재되어 있다.
이는 반도체기판 상에 게이트전극 및 스페이서 형성후 롬 코딩을 위한 사진식각공정을 행하는 제1 공정과, 롬 코딩을 위한 이온을 주입하는 제2 공정을 포함하는 마스크 롬 제조방법에 있어서, 제2 공정은, 반도체 기판에 불순물을 주입하는 1차 이온주입 공정과, 1차 이온주입 공정과는 그 주입에너지 및 도우즈가 각각 다른 2차 이온주입공정으로 진행되는 것을 특징으로 한다.
따라서, 막의 불균일 또는 이상물질등에 의한 주입이온의 차단형상을 방지할 수 있으므로, 셀 문턱전압의 산포를 줄일 수 있고, 디바이스의 특성을 안정화할 수 있다.-
Patent Agency Ranking
-
-
公开(公告)号：KR1019950003897B1
公开(公告)日：1995-04-20
申请号：KR1019910020418
申请日：1991-11-16
Applicant: 삼성전자주식회사
IPC: H01L21/22
Abstract: confining a polygate on a P-type semiconductor substrate, etching a spacer oxide layer and photomasking of mask ROM coding; and implanting ROM coding impurity, and is characterized by implanting the impurity of differential double energy.
Abstract translation: 在P型半导体衬底上限制多晶硅栅极，蚀刻间隔氧化物层和光掩模掩模ROM编码; 并注入ROM编码杂质，其特征在于注入差分双能的杂质。
-
公开(公告)号：KR1019950002281B1
公开(公告)日：1995-03-15
申请号：KR1019910021913
申请日：1991-11-30
Applicant: 삼성전자주식회사
IPC: H01L27/112
Abstract: The MOS transistor is employed as a memory cell whose impurity of the ploysilicon gate in controlled to adjust the threshold voltage of the MOS transistor. The mask ROM fabrication method has the first step forming the multiple depletion transistors; the second step phtomasking the gates of the selected MOS transistors; the third step injecting the same type impurity ion of the base substrate into the polysilicon MOS gates.
Abstract translation: MOS晶体管被用作存储单元，其中控制了硅合金栅极的杂质以调节MOS晶体管的阈值电压。 掩模ROM制造方法具有形成多个耗尽晶体管的第一步骤; 第二步是对所选择的MOS晶体管的栅极进行phaskask; 第三步骤将基底衬底的相同类型的杂质离子注入到多晶硅MOS栅极中。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.018 seconds)
