公开(公告)号：KR102054834B1

公开(公告)日：2019-12-12

申请号：KR1020130028060

申请日：2013-03-15

Applicant: 삼성전자주식회사

Inventor： 김영국 ,  안호균 ,  여재현 ,  임바드로 ,  임한진 ,  장성호 ,  전인상

IPC: H01L21/8242 ,  H01L27/108 ,  H01L21/336 ,  H01L29/78

公开(公告)号：KR101802436B1

公开(公告)日：2017-11-29

申请号：KR1020110130376

申请日：2011-12-07

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  권성운 ,  배진혜 ,  이공수 ,  정성훈 ,  강윤구 ,  안호균

IPC: H01L27/10

CPC classification number: H01L45/1233 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2445 ,  H01L45/06 ,  H01L45/141

Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치는반도체장치는하부배선들, 상기하부배선들을가로지르는상부배선들, 상기하부배선들과상기상부배선들의교차영역들각각에배치되는선택소자들, 및상기선택소자와상기상부배선사이에배치되는메모리요소를포함하되, 상기선택소자들각각은, 제 1 상부폭과, 상기제 1 상부폭보다큰 제 1 하부폭을갖는제 1 측벽, 및실질적으로동일한제 2 상부폭과제 2 하부폭을갖는제 2 측벽을갖는반도체패턴을포함한다.

公开(公告)号：KR101598834B1

公开(公告)日：2016-03-02

申请号：KR1020100014244

申请日：2010-02-17

Applicant: 삼성전자주식회사

Inventor： 전택수 ,  김봉현 ,  유원석 ,  서재홍 ,  안호균 ,  김대현

IPC: H01L21/28

CPC classification number: H01L23/5226 ,  H01L21/28525 ,  H01L21/76831 ,  H01L21/76877 ,  H01L21/76897 ,  H01L27/10823 ,  H01L27/10888 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 서로다른실리콘소스를사용하여형성된제1 실리콘막및 제2 실리콘막을포함하는콘택플러그를구비한반도체소자및 그제조방법을개시한다. 도전영역을포함하는반도체기판상에도전영역을노출시키는콘택홀이형성되어있는제1 패턴을형성한다. 적어도 2 개의실리콘원자를포함하는제1 화합물을사용하여도전영역및 콘택홀의내측벽을덮고콘택홀의일부를채우는제1 실리콘막을형성한다. 제1 화합물의실리콘원자수보다적은수의실리콘원자를포함하는제2 화합물을사용하여제1 실리콘막위에콘택홀의입구측내부공간을채우는제2 실리콘막을형성한다.

公开(公告)号：KR1020130081102A

公开(公告)日：2013-07-16

申请号：KR1020120002085

申请日：2012-01-06

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  이공수 ,  정성훈 ,  안호균 ,  강윤구

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/124 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1683

Abstract: PURPOSE: A semiconductor device is provided to prevent the concentration of impurities in a vertical diode from being decreased by supplying a barrier region to surround the side of the vertical diode. CONSTITUTION: An interlayer dielectric layer is formed on a semiconductor substrate. A semiconductor pattern (42) is formed in a hole which vertically passes through the interlayer dielectric layer. The semiconductor pattern is in contact with an active region. A barrier region (34) is formed between the semiconductor pattern and the interlayer dielectric layer. The barrier region includes a first buffer dielectric (27a) and a barrier dielectric (30a).

Abstract translation: 目的：提供半导体器件，以通过提供围绕垂直二极管的侧面的阻挡区域来防止垂直二极管中杂质的浓度降低。 构成：在半导体衬底上形成层间电介质层。 半导体图案（42）形成在垂直通过层间电介质层的孔中。 半导体图案与有源区域接触。 在半导体图案和层间电介质层之间形成有阻挡区域（34）。 阻挡区域包括第一缓冲电介质（27a）和阻挡电介质（30a）。

公开(公告)号：KR1020110094689A

公开(公告)日：2011-08-24

申请号：KR1020100014244

申请日：2010-02-17

Applicant: 삼성전자주식회사

Inventor： 전택수 ,  김봉현 ,  유원석 ,  서재홍 ,  안호균 ,  김대현

IPC: H01L21/28

CPC classification number: H01L23/5226 ,  H01L21/28525 ,  H01L21/76831 ,  H01L21/76877 ,  H01L21/76897 ,  H01L27/10823 ,  H01L27/10888 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A method for manufacturing semiconductor device having contact plug is provided to improve the reliability of the semiconductor device by burying a contact hole without void and forming the contact plug having improved electrical property. CONSTITUTION: In a method for manufacturing semiconductor device having contact plug, . A plurality of trenches(220) for forming a word line is formed within a substrate(210). A gate insulating layer(224) and a buried word line(230) are formed within a plurality of trenches respectively. An impurity region(218) is formed by implanting impurity in the both sides of the buried word line An insulating layer(238) is formed on the top side of a substrate. A bottom conductive layer(250L) for forming a bit line is formed on the insulating layer.

Abstract translation: 目的：提供一种制造具有接触插头的半导体器件的方法，以通过埋入无空隙的接触孔并形成具有改进的电性能的接触插头来提高半导体器件的可靠性。 构成：在具有接触塞的半导体器件的制造方法中， 在衬底（210）内形成用于形成字线的多个沟槽（220）。 分别在多个沟槽内形成栅极绝缘层（224）和掩埋字线（230）。 通过在掩埋字线的两侧注入杂质形成杂质区（218）。在衬底的顶侧上形成绝缘层（238）。 在绝缘层上形成用于形成位线的底部导电层（250L）。