-
公开(公告)号：KR1020140114517A
公开(公告)日：2014-09-29
申请号：KR1020130028060
申请日：2013-03-15
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/78
CPC classification number: H01L27/10894 , H01L21/823412 , H01L21/823462 , H01L27/10814 , H01L27/10861
Abstract: A semiconductor memory device and a method for manufacturing the same are provided. Provided is a substrate including a cell array region and a peripheral circuit region. A silicon-germanium channel layer is formed on the peripheral circuit region. A first insulating layer and a second insulating layer are formed on the silicon-germanium channel layer in order. A conductive layer is formed on the cell array region and the peripheral circuit region. A conductive line is formed in the cell array region by patterning the conductive layer, and a gate electrode is formed in the peripheral circuit region. The first insulating layer is formed at the temperature lower than that of the second insulating layer.
Abstract translation: 提供半导体存储器件及其制造方法。 提供了包括单元阵列区域和外围电路区域的基板。 在外围电路区域上形成硅 - 锗沟道层。 依次在硅 - 锗沟道层上形成第一绝缘层和第二绝缘层。 在单元阵列区域和外围电路区域上形成导电层。 通过对导电层进行构图而在电池阵列区域中形成导线，在外围电路区域形成栅电极。 第一绝缘层形成在比第二绝缘层低的温度下。
-
Patent Agency Ranking
公开(公告)号：KR1020170132433A
公开(公告)日：2017-12-04
申请号：KR1020160063242
申请日：2016-05-24
Applicant: 삼성전자주식회사
IPC: H01L21/311 , H01L21/033 , H01L21/02
Abstract: 패턴형성방법에있어서, 기판상에식각대상막을형성한다. 식각대상막에희생패턴들을형성한다. 희생패턴들상에황 함유가스를공급하여황 표면처리를수행한다. 황표면처리가수행된희생패턴들의측벽들상에실리콘계열물질을포함하는마스크패턴들을형성한다. 마스크패턴들을사용하여식각대상막을부분적으로식각한다.
Abstract translation: 在图案形成方法中，在基板上形成被蚀刻膜。 由此在要蚀刻的膜上形成牺牲图案。 在牺牲图案上供应含硫气体以执行硫表面处理。 包含硅基材料的掩模图案形成在经过硫表面处理的牺牲图案的侧壁上。 蚀刻目标膜使用掩模图案被部分蚀刻。
-
公开(公告)号：KR102054834B1
公开(公告)日：2019-12-12
申请号：KR1020130028060
申请日：2013-03-15
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/78
-
公开(公告)号：KR1020160141052A
公开(公告)日：2016-12-08
申请号：KR1020150074125
申请日：2015-05-27
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/316 , H01L21/3065
CPC classification number: H01L21/0337 , H01L21/02112 , H01L21/02129 , H01L21/02274 , H01L21/0228 , H01L21/3086 , H01L21/3105 , H01L21/31058 , H01L21/31122 , H01L21/31138 , H01L21/31144 , H01L21/32055 , H01L21/32139
Abstract: 본발명의실시예들에따르면식각대상층상에탄소함유패턴들을형성하고, 탄소함유패턴들의측벽들에친수성처리를하고, 친수성처리가된 탄소함유패턴들의측벽상에다결정실리콘스페이서들을형성하고, 다결정실리콘스페이서들을이용하여식각대상층을패터닝한다.
Abstract translation: 在蚀刻目标层上形成含碳图案，通过亲水处理处理含碳图案的侧表面，亲水处理已经在含碳图案的侧表面上形成多晶硅间隔物 并且使用多晶硅间隔物作为蚀刻掩模来图案化蚀刻目标层。
-
公开(公告)号：KR1020150123030A
公开(公告)日：2015-11-03
申请号：KR1020140049345
申请日：2014-04-24
Applicant: 삼성전자주식회사
CPC classification number: H01L29/4236 , H01L21/76224 , H01L27/10876 , H01L27/10894 , H01L29/78 , H01L29/7812 , H01L29/7813
Abstract: 활성영역들을정의하는소자분리트렌치가형성된기판, 상기활성영역내에형성되며상기소자분리트렌치와교차하는게이트구조들, 상기활성영역의기판상에형성된제1 보호막, 및상기제1 보호막상에형성된제2 보호막을포함하며, 상기게이트구조와상기소자분리트렌치가교차하는제1 소자분리영역에서, 상기제1 보호막이상기소자분리트렌치의내벽및 바닥면상에컨포멀하게형성되며, 상기제2 보호막이상기소자분리트렌치의바닥면상의상기제1 보호막상에형성된반도체소자가설명된다.
Abstract translation: 描述了一种半导体器件，其包括在其上形成限定有源区的器件隔离沟槽的衬底，形成在有源区中并穿过器件隔离沟槽的栅极结构，形成在有源区的衬底上的第一保护层 区域，以及形成在第一保护层上的第二保护层。 在其中栅极结构和器件隔离沟槽交叉的第一器件隔离区域中，第一保护层是具有保形状态的器件隔离沟槽的内壁和底部。 第二保护层形成在器件隔离沟槽底部的第一保护层上。
-
公开(公告)号：KR1020170123377A
公开(公告)日：2017-11-08
申请号：KR1020160052145
申请日：2016-04-28
Applicant: 삼성전자주식회사
IPC: H01L21/768 , H01L21/027 , H01L21/3213 , G03F1/46 , G03F7/20 , H01L21/02
CPC classification number: H01L21/3086 , H01L21/0337 , H01L21/28017 , H01L21/32139
Abstract: 본발명의실시예에따른반도체소자의패턴형성방법을제공한다. 반도체소자의패턴형성방법은셀 영역과주변회로영역을가지는기판상에하드마스크막, 희생막및 반사방지막을순차적으로형성하고, 상기희생막을패터닝하여상기셀 영역상의제 1 희생패턴및 상기주변회로영역상의제 2 희생패턴을형성하고, 상기제 1 희생패턴및 상기제 2 희생패턴의측벽들을덮는스페이서들을형성하고, 그리고, 상기제 1 희생패턴을제거하는것을포함한다. 상기반사방지막은서로다른물질로형성되고상기희생막상에순차적으로적층되는하부반사방지막및 상부반사방지막을포함한다.
Abstract translation: 提供了根据本发明实施例的形成半导体器件的图案的方法。 的半导体装置的图案形成方法是第一牺牲图案和所述外围单元区域上，以形成硬掩模层，所述牺牲层和防反射膜顺次具有单元区域和外围电路区域的基板上的，图案化牺牲薄膜电路 在所述区域上的第二牺牲图案，以及在所述第一牺牲图案和覆盖第二牺牲图案的侧壁间隔件，然后包括去除所述第一牺牲图案。 抗反射膜包括下抗反射膜和由不同材料形成的上抗反射膜，并顺序堆叠在牺牲膜上。
-
-
-
-
-
Search Results
6
records
(took 0.047 seconds)
