公开(公告)号：KR1020130081102A

公开(公告)日：2013-07-16

申请号：KR1020120002085

申请日：2012-01-06

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  이공수 ,  정성훈 ,  안호균 ,  강윤구

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/124 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1683

Abstract: PURPOSE: A semiconductor device is provided to prevent the concentration of impurities in a vertical diode from being decreased by supplying a barrier region to surround the side of the vertical diode. CONSTITUTION: An interlayer dielectric layer is formed on a semiconductor substrate. A semiconductor pattern (42) is formed in a hole which vertically passes through the interlayer dielectric layer. The semiconductor pattern is in contact with an active region. A barrier region (34) is formed between the semiconductor pattern and the interlayer dielectric layer. The barrier region includes a first buffer dielectric (27a) and a barrier dielectric (30a).

Abstract translation: 目的：提供半导体器件，以通过提供围绕垂直二极管的侧面的阻挡区域来防止垂直二极管中杂质的浓度降低。 构成：在半导体衬底上形成层间电介质层。 半导体图案（42）形成在垂直通过层间电介质层的孔中。 半导体图案与有源区域接触。 在半导体图案和层间电介质层之间形成有阻挡区域（34）。 阻挡区域包括第一缓冲电介质（27a）和阻挡电介质（30a）。

公开(公告)号：KR1020080011791A

公开(公告)日：2008-02-11

申请号：KR1020060072209

申请日：2006-07-31

Applicant: 삼성전자주식회사

Inventor： 이창훈 ,  전정식 ,  이공수 ,  이고은 ,  형용우 ,  김동현 ,  한재종 ,  박상진 ,  조영선 ,  김효

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/06 ,  G11C13/0004 ,  H01L45/1233

Abstract: A phase change memory device is provided to prevent an etch stop layer and a silicon nitride layer from being broken by reducing the stress generated at the edge of a semiconductor by a first silicon oxide layer. A semiconductor substrate is prepared which has a conductive region(105) and an isolation region(102). An etch stop layer(120) has an opening exposing the conductive region. A first silicon oxide layer(110) comes in contact with the upper or lower surface of the etch stop layer. A second silicon oxide layer(130) is formed on the etch stop layer. A silicon nitride layer(140) is formed on the second silicon oxide layer. A diode(135) is formed in the opening, coming in contact with the conductive region of the semiconductor substrate. A lower electrode(146) is formed on the diode, connected to the diode. The opening continuously penetrates the first silicon oxide layer, the second silicon oxide layer and the silicon nitride layer. The etch stop layer, the first silicon oxide layer, the second silicon oxide layer and the silicon nitride layer can be positioned on the isolation region.

Abstract translation: 提供了相变存储器件，以通过减少由第一氧化硅层在半导体边缘产生的应力来防止蚀刻停止层和氮化硅层被破坏。 制备具有导电区域（105）和隔离区域（102）的半导体衬底。 蚀刻停止层（120）具有暴露导电区域的开口。 第一氧化硅层（110）与蚀刻停止层的上表面或下表面接触。 在蚀刻停止层上形成第二氧化硅层（130）。 在第二氧化硅层上形成氮化硅层（140）。 在开口中形成二极管（135），与半导体衬底的导电区域接触。 在二极管上形成下电极（146），连接到二极管。 开口连续地穿透第一氧化硅层，第二氧化硅层和氮化硅层。 蚀刻停止层，第一氧化硅层，第二氧化硅层和氮化硅层可以位于隔离区上。

公开(公告)号：KR100621765B1

公开(公告)日：2006-09-08

申请号：KR1020040004212

申请日：2004-01-20

Applicant: 삼성전자주식회사

Inventor： 여재현 ,  박영욱 ,  김기철 ,  한재종

IPC: H01L21/205

CPC classification number: C23C16/44 ,  H01L21/28562 ,  H01L21/3141 ,  H01L21/31604 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691

Abstract: 본 발명에서는 기판 상에 박막을 형성함에 있어서 프로세스 가스 및 퍼징 가스를 일정 온도로 미리 가열하여 공급함으로써 형성하고자 하는 박막의 구성 원소를 함유하고 있는 반응물을 원활하게 공급 및 제거할 수 있는 반도체 소자에서의 박막 형성방법 및 그에 따른 박막 형성장치가 개시된다. 상기 박막 형성방법은 미리 가열되어 공급되는 제1 가스에 의하여 버블링된 제1 반응물을 챔버에 공급하여 기판 상에 상기 제1 반응물을 화학흡착시키는 단계와, 상기 챔버를 퍼징하여 상기 제1 반응물이 화학흡착된 결과물 상의 부산물을 제거하는 단계와, 상기 챔버에 제2 반응물을 공급하여 제2 반응물을 상기 기판 상에 화학흡착시켜 화학치환에 의하여 박막을 형성하는 단계를 포함한다.
반도체 소자, 챔버, 박막, 제1 반응물, 제2 반응물, 가열부

公开(公告)号：KR100539240B1

公开(公告)日：2005-12-27

申请号：KR1020030053396

申请日：2003-08-01

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  한재종

IPC: H01L21/205

CPC classification number: H01L21/32051 ,  C23C16/0272 ,  C23C16/06 ,  C23C16/4586 ,  C23C16/46 ,  C23C16/466 ,  H01L21/28556

Abstract: 웨이퍼의 국부 영역에 따라 온도를 다르게 제어하기 위하여 히터 테이블에 형성된 복수의 BSG 유로를 가지는 CVD 장치 및 이를 이용한 박막 형성 방법에 관하여 개시한다. CVD 장치의 반응 챔버 내에 설치된 히터 테이블은 복수의 국부 영역으로 구분된 웨이퍼 지지 영역을 가진다. 히터 테이블 내에 형성된 복수의 BSG 유로는 각각 히터에 의해 가열된 BSG를 상기 각 국부 영역 위에 공급하기 위한 복수의 BSG 유출구를 가진다. 각각의 국부 영역의 온도를 상호 독립적으로 제어하기 위하여 복수의 BSG 유로에 각각 서로 다른 유량의 BSG를 공급하기 위한 유량 제어 장치를 포함한다. CVD 방법에 의하여 박막을 형성하는 데 있어서, 웨이퍼를 반응 챔버 내에 로딩한 후, 원하는 공정 온도로 가열된 히터 테이블의 웨이퍼 지지 영역 위에 웨이퍼가 재치된 상태에서 히터에 의하여 가열된 BSG를 제1 국부 영역 및 제2 국부 영역에 각각 서로 다른 양으로 공급하면서 Al막을 형성한다.

公开(公告)号：KR100502185B1

公开(公告)日：2005-07-21

申请号：KR1020030087727

申请日：2003-12-04

Applicant: 삼성전자주식회사

Inventor： 이우성 ,  한재종 ,  박상진 ,  김봉현

IPC: H01L21/8238

Abstract: N형 불순물 이온이 주입된 도프트 비정질 실리콘막을 사용하여 보론 침투 억제 및 공정단순화 하는 듀얼게이트를 갖춘 상보형 트랜지스터 형성방법에 관한 것이다. 반도체 기판의 표면에 제1전도형 트랜지스터 형성영역과 제2전도형 트랜지스터 형성영역의 각 게이트 전극막 들을 제2전도형 불순물 이온이 주입된 도프트 비정질 폴리 실리콘으로 동시에 형성하는 단계와 상기 제2전도형 트랜지스터 형성영역의 게이트 전극막에 제1전도형 불순물 이온을 주입하는 단계를 구비하고, 상기 제1전도형 트랜지스터 형성영역의 게이트 전극막은 제2전도형 전극막으로 하고, 상기 제2전도형 트랜지스터 형성영역의 게이트 전극막은 제1전도형 전극막으로 하는 것이 특징이다. 이로써, 게이트 전극막으로 비정질 실리콘막을 사용함으로 보론 침투(boron penetration) 현상을 억제하여 게이트 절연막의 신뢰성을 확보하고, 또한 문턱전압(threshold voltage) 치우침 현상을 방지한다. 그리고, N형 불순물 이온과 함께 비정질 실리콘막을 형성함으로 상기 비정질 실리콘막에 N형 불순물 이온 주입을 위한 포토레지스트 패턴 형성 공정을 삭제할 수 있어서 공정 단순화하여 생산성 향상에 기여한다.

公开(公告)号：KR1020050001891A

公开(公告)日：2005-01-07

申请号：KR1020030042242

申请日：2003-06-26

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  박영욱 ,  여재현

IPC: H01L21/762

CPC classification number: H01L29/66621 ,  H01L21/28123 ,  H01L21/76235 ,  H01L21/823481 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10876

Abstract: PURPOSE: A method for forming a semiconductor device is provided to make a good profile of a channel trench by eliminating the remaining silicon substrate between the channel trench and an isolation trench structure. CONSTITUTION: An isolation trench structure(240) is formed on a semiconductor substrate(200). A channel trench(270) is formed between the isolation trench structures. The silicon substrate remaining between the channel trench and the isolation trench structure is oxidized. The oxide layer is eliminated. The oxide layer is formed at a temperature from 800-900 deg.C in an oxygen reactor.

Abstract translation: 目的：提供一种用于形成半导体器件的方法，以通过消除沟道沟槽和隔离沟槽结构之间的剩余硅衬底来形成通道沟槽的良好轮廓。 构成：在半导体衬底（200）上形成隔离沟槽结构（240）。 沟槽沟槽（270）形成在隔离沟槽结构之间。 残留在沟道沟槽和隔离沟槽结构之间的硅衬底被氧化。 消除氧化物层。 在氧反应器中，在800-900℃的温度下形成氧化物层。

公开(公告)号：KR1020050001220A

公开(公告)日：2005-01-06

申请号：KR1020030042795

申请日：2003-06-27

Applicant: 삼성전자주식회사

Inventor： 서정훈 ,  박영욱 ,  한재종

IPC: H01L21/205

Abstract: PURPOSE: An apparatus for supplying a deposition source to deposition equipment is provided to avoid stopping deposition equipment due to replacement of a source storage receptacle by continuously supplying a new source without stopping the supply of a source to a process chamber of deposition equipment like CVD(chemical vapor deposition) equipment. CONSTITUTION: A source to be supplied to deposition equipment is stored in the first storage receptacle(110). When the source stored in the first storage receptacle is consumed, the second storage receptacle(150) stores the source to be continuously supplied to the deposition equipment instead of the first storage receptacle. A source transfer pipe(351,355) alternatively supplies the source from the first and second storage receptacles to the deposition equipment.

Abstract translation: 目的：提供一种用于向沉积设备供应沉积源的设备，以避免由于通过连续地供应新的源而不停止向沉积设备的处理室（如CVD）供应源而导致更换源储存容器而停止沉积设备（ 化学气相沉积）设备。 构成：供应给沉积设备的源被存储在第一储存容器（110）中。 当存储在第一存储容器中的源被消耗时，第二存储容器（150）存储要连续地供应到沉积设备的源而不是第一存储容器。 源传输管（351,355）可替代地将源从第一和第二存储容器供应到沉积设备。

公开(公告)号：KR100457038B1

公开(公告)日：2004-11-10

申请号：KR1020020057764

申请日：2002-09-24

Applicant: 삼성전자주식회사

Inventor： 신승목 ,  한재종 ,  황기현

IPC: H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/76831 ,  H01L29/6656

Abstract: A method for forming a self-aligned contact in a semiconductor device which can reduce process failures and a method for manufacturing a semiconductor device that includes the self-aligned contact are provided. A self-aligned contact hole is formed in an interlayer dielectric film to expose a portion of the substrate between conductive structures formed thereon. A buffer layer is formed on a sidewall of the self-aligned contact hole, on the bottom of the self-aligned contact hole, and on the interlayer dielectric film such that the thickness of the buffer layer at an upper portion of the self-aligned contact hole is greater than the thickness of the buffer layer at the bottom of the self-aligned contact hole. After removing the portion of the buffer layer on the bottom of the self-aligned contact hole, a contact is formed in the self-aligned contact hole to make contact with the substrate.

Abstract translation: 提供了一种用于在半导体器件中形成可以减少工艺失效的自对准接触的方法以及一种用于制造包括该自对准接触的半导体器件的方法。 自对准接触孔形成在层间介电膜中以暴露在其上形成的导电结构之间的衬底的一部分。 缓冲层形成在自对准接触孔的侧壁上，自对准接触孔的底部上以及层间电介质膜上，使得自对准的上部处的缓冲层的厚度 接触孔大于自对准接触孔底部缓冲层的厚度。 去除自对准接触孔底部的缓冲层部分之后，在自对准接触孔中形成接触以与基板接触。

公开(公告)号：KR1019990005141A

公开(公告)日：1999-01-25

申请号：KR1019970029314

申请日：1997-06-30

Applicant: 삼성전자주식회사

Inventor： 제성태 ,  한재종

IPC: H01J37/00

Abstract: 보수 및 유지의 어려움을 향상시킬 수 있는 반도체 제조공정에 이용되는 이온주입 설비의 전력공급장치 및 전력공급장치 내부에서 신호 전달 방법에 관하여 개시한다. 이를 위하여 본 발명은, 메인 파워부(Main power)와, 터미널 파워부(Terminal power)와, 그라운드 파워부(Ground power)를 포함하여 구성되는 이온주입 설비의 전력공급장치의 신호 전달 방법에 있어서, 상기 메인 파워부와, 터미널 파워부와, 그라운드 파워부는 광센서를 구비하고, 상기 광센서를 이용하여 신호를 서로 송신 또는 수신하는 것을 특징으로 하는 이온주입 설비의 전력공급장치 및 전력공급장치 내부의 신호 전달 방법을 제공한다.

公开(公告)号：KR1019980011815A

公开(公告)日：1998-04-30

申请号：KR1019960031092

申请日：1996-07-29

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  박동철 ,  김세표 ,  오영선

IPC: H01L21/22