-
-
-
公开(公告)号：KR102129602B1
公开(公告)日：2020-07-03
申请号：KR1020140058402
申请日：2014-05-15
Applicant: 삼성전자주식회사
IPC: H01L21/31 , H01L21/768 , H01L21/764
-
公开(公告)号：KR1020170090018A
公开(公告)日：2017-08-07
申请号：KR1020160010200
申请日：2016-01-27
Applicant: 삼성전자주식회사
IPC: H01L21/768 , H01L21/02
CPC classification number: H01L23/53295 , H01L23/5222 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/5329
Abstract: 본발명의실시예에따른반도체장치는, 반도체소자가배치된기판상에배치되는제1 배선들, 제1 배선들의사이에배치되며, 제1 배선들사이에서균일한농도분포를갖는탄소를함유하는제1 절연층, 제1 배선들보다상부에배치되는제2 배선들, 및제2 배선들의사이에배치되며, 제2 배선들사이에배치되는에어갭 영역을갖는제2 절연층을포함한다.
Abstract translation: 根据本发明的一个实施例的半导体装置中，第一布线被设置在配置于基板的半导体元件中，设置在第一布线之间，包含具有所述第一布线之间的密度分布均匀的碳 第一设置在绝缘层之间，所述第一布线比第二配线被布置mitje第二布线的上顶端，设置在所述第二布线之间具有空气间隙区域的第二绝缘层。
-
公开(公告)号：KR1020150132661A
公开(公告)日：2015-11-26
申请号：KR1020140058402
申请日：2014-05-15
Applicant: 삼성전자주식회사
IPC: H01L21/31 , H01L21/768 , H01L21/764
CPC classification number: H01L21/7682 , H01L21/02126 , H01L21/02203 , H01L21/02208 , H01L21/02271 , H01L21/02274 , H01L21/02345 , H01L21/02348 , H01L21/311 , H01L21/31144 , H01L21/76834 , H01L21/76877 , H01L23/5222 , H01L23/53295 , H01L2221/1047 , H01L2924/0002 , H01L2924/00
Abstract: 반도체장치및 그제조방법이제공된다. 반도체장치제조방법은기판상에층간절연막을형성하되, 상기층간절연막의상부는상기층간절연막의하부보다높은포어(pore) 밀도를가지며, 상기층간절연막의중간부는상기층간절연막의상부를향할수록점진적으로증가하는상기포어밀도를갖는것; 및상기층간절연막을관통하는도전패턴들을형성하는것을포함할수 있다. 상기도전패턴들사이에는에어갭이제공될수 있다.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件制造方法在衬底上形成层间绝缘膜，其中层间绝缘膜的上部具有比层间绝缘膜的下部更高的孔密度，并且层间绝缘膜的中间部分具有逐渐增加的孔密度 朝向层间绝缘膜的上部。 半导体器件制造方法包括形成穿透层间绝缘膜的导电图案。 可以在导电图案之间设置气隙。
-
Patent Agency Ranking
公开(公告)号：KR1020150116517A
公开(公告)日：2015-10-16
申请号：KR1020140041159
申请日：2014-04-07
Applicant: 삼성전자주식회사
IPC: H01L21/768 , H01L21/60
CPC classification number: H01L23/53295 , H01L21/76805 , H01L21/76807 , H01L21/7682 , H01L21/76826 , H01L21/76832 , H01L21/76835 , H01L21/76885 , H01L23/5222 , H01L23/5226 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이반도체장치에서는콘택/비아플러그와접하는하부도전패턴옆에도에어갭 영역이배치된다. 이제조방법에서는도전패턴들사이를채우는희생막을형성하고상부배선공정을진행한후에희생막을선택적으로제거한다.
Abstract translation: 本发明提供一种半导体器件及其制造方法。 气隙区域布置在半导体器件的邻近接触触点和通孔插头的下导电图案的区域中。 制造方法形成牺牲膜，通过该牺牲膜填充导电图案之间的间隙，并且在上部布线处理之后选择性地消除牺牲膜。
-
公开(公告)号：KR1020150078100A
公开(公告)日：2015-07-08
申请号：KR1020130167196
申请日：2013-12-30
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L23/528 , H01L21/7682 , H01L21/76834 , H01L23/5222 , H01L23/53223 , H01L23/53238 , H01L23/53266 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 본발명은반도체장치및 이의제조방법을제공한다. 이장치에서는다양한간격의배선들사이에에어갭영역이존재하고배선들상에투과막이존재한다.
Abstract translation: 本发明的主题是提供能够提高信号传输速度的半导体器件。 本发明提供半导体器件及其制造方法。 在具有各种间隔的导线之间存在气隙区域，并且在导线上存在透射膜。
-
公开(公告)号：KR102201092B1
公开(公告)日：2021-01-11
申请号：KR1020140122856
申请日：2014-09-16
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/306
Abstract: 상부배선을형성하기위한트렌치공정에사용되는하드마스크를하부배선이손상되지않도록제거하여, 반도체소자의신뢰성및 성능을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은하부패턴을포함하는기판상에, 층간절연막및 제1 개구부를포함하는하드마스크패턴을순차적으로형성하고, 상기하드마스크패턴을이용하여, 상기층간절연막내에상기하부패턴을노출시키는트렌치를형성하고, 상기트렌치의측벽및 바닥면을따라서형성되는제1 부분과, 상기하드마스크패턴의상면을따라서형성되는제2 부분을포함하는라이너막을형성하고, 상기트렌치내에, 상기라이너막의제2 부분을노출시키는희생패턴을형성하고, 상기희생패턴을이용하여, 상기라이너막의제2 부분과, 상기하드마스크패턴을제거하고, 상기하드마스크패턴을제거한후, 상기희생패턴을제거하여상기라이너막의제1 부분을노출시키는것을포함한다.
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.025 seconds)
