-
-
公开(公告)号：KR1020160136062A
公开(公告)日：2016-11-29
申请号：KR1020150069754
申请日：2015-05-19
Applicant: 삼성전자주식회사
IPC: H01L21/768
CPC classification number: H01L23/5226 , H01L21/76802 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L21/76873 , H01L21/76882 , H01L21/823475 , H01L23/485 , H01L23/53295 , H01L27/088
Abstract: 배선구조물은기판, 기판상에형성된하부절연막, 하부절연막내에형성된하부배선, 하부배선을커버하며금속유전성물질을포함하는제1 식각저지막, 제1 식각저지막및 하부절연막상에형성된제2 식각저지막, 상기제2 식각저지막상에형성된층간절연막, 및상기층간절연막, 상기제2 식각저지막및 상기제1 식각저지막을관통하여상기하부배선과전기적으로연결되는도전패턴을포함한다.
Abstract translation: 布线结构包括衬底，衬底上的下绝缘层，下绝缘层中的下布线，覆盖下布线并包括金属电介质材料的第一蚀刻停止层，第一蚀刻停止层 蚀刻停止层和下绝缘层，在第二蚀刻停止层上的绝缘中间层，以及延伸穿过绝缘中间层，第二蚀刻停止层和第一蚀刻停止层并电连接到下部绝缘层的导电图案 接线。
-
公开(公告)号：KR1020160032558A
公开(公告)日：2016-03-24
申请号：KR1020140122856
申请日：2014-09-16
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/306
CPC classification number: H01L21/76802 , H01L21/31144 , H01L21/76804 , H01L21/76811 , H01L21/76813 , H01L21/76814 , H01L21/76843 , H01L2221/1063
Abstract: 상부배선을형성하기위한트렌치공정에사용되는하드마스크를하부배선이손상되지않도록제거하여, 반도체소자의신뢰성및 성능을개선할수 있는반도체장치제조방법을제공하는것이다. 상기반도체장치제조방법은하부패턴을포함하는기판상에, 층간절연막및 제1 개구부를포함하는하드마스크패턴을순차적으로형성하고, 상기하드마스크패턴을이용하여, 상기층간절연막내에상기하부패턴을노출시키는트렌치를형성하고, 상기트렌치의측벽및 바닥면을따라서형성되는제1 부분과, 상기하드마스크패턴의상면을따라서형성되는제2 부분을포함하는라이너막을형성하고, 상기트렌치내에, 상기라이너막의제2 부분을노출시키는희생패턴을형성하고, 상기희생패턴을이용하여, 상기라이너막의제2 부분과, 상기하드마스크패턴을제거하고, 상기하드마스크패턴을제거한후, 상기희생패턴을제거하여상기라이너막의제1 부분을노출시키는것을포함한다.
Abstract translation: 本发明的目的是提供一种半导体器件的制造方法，其可以通过去除在沟槽工艺中使用的硬掩模来形成上部导线，从而提高半导体器件的可靠性和性能，从而不会损坏下一个 线。 制造半导体器件的方法包括以下步骤：在包括下部图案的衬底上依次形成层间绝缘膜和包括第一孔部的硬掩模图案; 通过使用硬掩模图案形成在层间绝缘膜中暴露下图案的沟槽; 形成包括沿着所述沟槽的侧壁和底板形成的第一部分的衬垫膜，以及沿着所述硬掩模图案的上平面形成的第二部分; 在沟槽中形成暴露衬垫膜的第二部分的牺牲图案; 以及通过使用牺牲图案去除衬垫膜的第二部分和硬掩模图案; 并且在去除硬掩模图案之后，通过去除牺牲图案来暴露衬垫膜的第一部分。
-
公开(公告)号：KR1020140122583A
公开(公告)日：2014-10-20
申请号：KR1020130039463
申请日：2013-04-10
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/768
CPC classification number: H01L21/76831 , H01L21/475 , H01L21/76811 , H01L21/76813 , H01L2221/1063
Abstract: 상부 배선을 형성하기 위한 공정에 사용되는 금속 하드 마스크를 하부 배선 오픈 전에 제거하여, 상부 배선을 형성하기 위한 금속화(metallization) 공정을 개선할 수 있는 반도체 소자 제조 방법을 제공하는 것이다. 상기 반도체 소자 제조 방법은 하부 패턴을 포함하는 기판 상에 식각 정지막 및 절연막을 순차적으로 형성하고, 상기 절연막 상에 제1 개구부를 포함하는 도전성 마스크 패턴을 형성하고, 상기 도전성 마스크 패턴을 식각 마스크로 이용하여, 상기 절연막 내에 상기 식각 정지막을 노출시키는 비아홀을 형성하고, 상기 도전성 마스크 패턴을 제거한 후, 상기 비아홀의 측벽을 따라 패시베이션막을 형성하는 것을 포함한다.
Abstract translation: 提供一种制造半导体器件的方法，其通过去除用于在下线打开之前形成上线的工艺的金属硬掩模来改善用于形成上线的金属化处理。 制造半导体器件的方法包括在具有较低图案的衬底上依次形成蚀刻停止层和绝缘层，在绝缘层上形成包括第一开口部分的导电掩模图案，形成暴露蚀刻步骤的通孔 通过使用导电掩模图案作为蚀刻掩模在绝缘层中形成层，并且在导电掩模图案被去除之后沿着通孔的侧壁形成钝化层。
-
公开(公告)号：KR101426141B1
公开(公告)日：2014-08-05
申请号：KR1020120094041
申请日：2012-08-28
Applicant: 삼성전자주식회사
IPC: G06F3/041
Abstract: 본 발명은, 적어도 80%의 투과율을 가지는 윈도우 부재; 상기 윈도우 부재의 내측면에서 가장자리를 따라 형성된 베젤층; 및 상기 윈도우 부재의 내측면에서 상기 베젤층과, 상기 베젤층에 의해 둘러싸인 투과 영역의 경계를 따라 형성된 절연층을 포함하고, 상기 절연층이 상기 투과영역의 가장자리와 아울러, 상기 베젤층의 일부분을 덮도록 형성된 터치스크린 패널을 개시한다. 상기와 같이 구성된 터치스크린 패널은 외부 환경 변화에 따른 수축/확장 등 요변성을 가지는 베젤층에 절연층을 형성하여 베젤층의 요변성을 억제함으로써, 안정된 구조를 제공하게 된다.
-
Patent Agency Ranking
公开(公告)号：KR1020140021104A
公开(公告)日：2014-02-20
申请号：KR1020120086322
申请日：2012-08-07
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823468 , H01L21/823456 , H01L21/823462 , H01L29/401 , H01L29/4236 , H01L29/7834
Abstract: A semiconductor device and a method for fabricating the same are provided. The semiconductor device includes a device isolation region, a trench formed in the device isolation region, a ball connected to the trench in the device isolation region, a first mask pattern protruding from the inner side of the ball and formed along the side wall of the trench, a gate insulting layer formed along the side of the ball, and a gate electrode filling at least part of the trench and the ball.
Abstract translation: 提供半导体器件及其制造方法。 半导体器件包括器件隔离区域，形成在器件隔离区域中的沟槽，与器件隔离区域中的沟槽连接的球体，从球体的内侧突出并沿着其的侧壁形成的第一掩模图案 沟槽，沿着球的侧面形成的栅极绝缘层，以及填充沟槽和球的至少一部分的栅电极。
-
公开(公告)号：KR1020080008074A
公开(公告)日：2008-01-23
申请号：KR1020060067515
申请日：2006-07-19
Applicant: 삼성전자주식회사
Inventor： 김종삼
IPC: H01L21/8242
Abstract: A semiconductor memory device and a method for forming the same are provided to prevent an electrical short circuit between a capacitor and a bit line contact by forming a hard mask layer on a lateral surface of the capacitor. A first insulating layer is formed on a semiconductor substrate(100). A capacitor(140) is formed on the first insulating layer. A top part of the capacitor is exposed from the first insulating layer. A hard mask layer(150) is formed on a lateral surface of the capacitor. A second insulating layer is formed to cover the hard mask layer. A bit line(170) is formed on the second insulating layer. A bit line contact is formed on the second insulating layer to be connected to the bit line. The bit line contact is positioned between the hard mask layers which are provided on the lateral surface of the capacitor.
Abstract translation: 提供半导体存储器件及其形成方法，以通过在电容器的侧表面上形成硬掩模层来防止电容器与位线接触之间的电短路。 在半导体衬底（100）上形成第一绝缘层。 电容器（140）形成在第一绝缘层上。 电容器的顶部从第一绝缘层露出。 在电容器的侧表面上形成硬掩模层（150）。 形成第二绝缘层以覆盖硬掩模层。 位线（170）形成在第二绝缘层上。 在第二绝缘层上形成位线接触以连接到位线。 位线接触件位于设置在电容器的侧表面上的硬掩模层之间。
-
公开(公告)号：KR1020060064298A
公开(公告)日：2006-06-13
申请号：KR1020040103104
申请日：2004-12-08
Applicant: 삼성전자주식회사
CPC classification number: B66C13/14 , B66C1/18 , B66C2700/08
Abstract: 본 발명은 이적재부의 전원공급구조를 개선한 오버헤드호이스트 이송장치에 관한 것으로서, 본체부(20)와; 반송물을 이적재하는 이적재부(30)와; 본체부(20)에 설치되어, 이적재부(30)를 승강시키는 벨트부(40)와; 이적재부(30)에 전원을 공급하는 전원공급부(50)를 가지며, 전원공급부(50)는 본체부(20)에 설치되는 전원풀리(52)와; 전원풀리(52)에 설치되어, 이적재부(30)에 전원을 공급하는 전원공급벨트(54)와; 전원공급벨트(54)에 전원을 전달하는 슬립링(56)을 포함한다. 이에 따라, 이적재부를 견고하게 지지할 수 있음은 물론이고 이적재부에 충분한 전원공급이 가능하다.
본체부, 이적재부, 벨트부, 전원풀리, 전원공급벨트, 슬립링-
公开(公告)号：KR1020130022025A
公开(公告)日：2013-03-06
申请号：KR1020110084665
申请日：2011-08-24
Applicant: 삼성전자주식회사
IPC: H01L21/02 , H01L21/673
CPC classification number: H01L21/67769 , H01L21/67259
Abstract: PURPOSE: A substrate storage container loader is provided to prevent a substrate from being inputted to a substrate storage container twice by checking the loading state of the substrate storage container in a control unit using a dual entry sensor. CONSTITUTION: A body(10) includes a frame(11). A load port(20) simultaneously loads a plurality of substrate storage containers and includes a load port shelf(21) to form a loading surface to load the substrate storage container. A buffer port(30) includes a loading sensor(50), a kinematic coupling(32), and a reflection unit(34). A transfer robot(40) transfers the substrate storage container loaded on the load port in the body. A slide device(90) includes an LM guide and a horizontal shifter.
Abstract translation: 目的：提供一种基板储存容器装载器，用于通过使用双入口传感器检查在控制单元中的基板存储容器的装载状态来防止基板被输入到基板存储容器两次。 构成：主体（10）包括框架（11）。 负载端口（20）同时装载多个基板存储容器并且包括负载端口架（21），以形成负载表面以加载基板存储容器。 缓冲口（30）包括负载传感器（50），运动耦合器（32）和反射单元（34）。 传送机器人（40）将装载在体内的负载端口的基板储存容器传送。 滑动装置（90）包括LM导轨和水平移位器。
-
公开(公告)号：KR1020070076043A
公开(公告)日：2007-07-24
申请号：KR1020060004974
申请日：2006-01-17
Applicant: 삼성전자주식회사
Inventor： 김종삼
IPC: H01L27/108
CPC classification number: H01L28/91 , H01L27/10855 , H01L28/87
Abstract: A semiconductor memory device is provided to increase the effective area of a capacitor by making the capacitor have a protruded sidewall profile of an unevenness type. A first interlayer dielectric(110) in which a storage node contact(115) is formed is formed on a semiconductor substrate(100). A second interlayer dielectric is formed on the first interlayer dielectric, having an opening(130H) with a protruding sidewall of an unevenness type. A capacitor(140) is conformally formed on the bottom and sidewall of the opening, having substantially the same profile as that of the sidewall of the opening and including a lower electrode(141), a dielectric layer(143) and an upper electrode(145). The lower electrode comes in contact with the storage node contact. The dielectric layer is conformally formed on the lower electrode according to the profile of the lower electrode. The upper electrode is formed on the dielectric layer.
Abstract translation: 提供半导体存储器件以通过使电容器具有不均匀型的突出侧壁轮廓来增加电容器的有效面积。 在半导体衬底（100）上形成有形成存储节点接触（115）的第一层间电介质（110）。 在第一层间电介质上形成第二层间电介质，具有具有不均匀型的突出侧壁的开口（130H）。 电容器（140）共形地形成在开口的底部和侧壁上，具有与开口的侧壁基本相同的轮廓，并且包括下电极（141），介电层（143）和上电极 145）。 下部电极与存储节点接点接触。 电介质层根据下电极的轮廓在下电极上共形形成。 上电极形成在电介质层上。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.021 seconds)
