-
公开(公告)号：KR101798063B1
公开(公告)日：2017-11-15
申请号：KR1020100127866
申请日：2010-12-14
Applicant: 삼성전자주식회사
CPC classification number: G01S17/89 , G01S7/4814 , H04N5/2256 , H04N13/254
Abstract: 조명광학계및 이를포함하는 3차원영상획득장치가개시된다. 개시된 3차원영상획득장치용조명광학계는, 3차원영상획득장치의촬영시야와일치하는조명시야를제공하기위하여소정의단면형상을갖는빔성형소자를포함할수 있다. 빔성형소자는그의단면형태에따라조명빔의형태를조절할수 있다. 따라서, 3차원영상획득장치의촬영시야내에조명빔을집중시킴으로써피사체로부터의반사광의광량을증가시켜깊이정보의정확성이향상될수 있다. 또한, 빔성형소자는광의산란이나흡수없이조명빔을균질하게하기때문에, 스펙클잡음을효율적으로억제할수 있다.
-
公开(公告)号：KR101660408B1
公开(公告)日：2016-09-27
申请号：KR1020100130943
申请日：2010-12-20
Applicant: 삼성전자주식회사
IPC: G02B26/00
Abstract: 입사광의입사각보정기능을갖는광 이미지변조기및 이를포함하는광학장치에관해개시되어있다. 광이미지변조기는어레이를이루는복수의단위광 변조기및 광학요소를포함한다. 상기광학요소는상기광학요소가없을때보다상기어레이의광 입사면에입사되는입사광의입사각을줄인다. 이러한광 이미지변조기를포함하는광학장치는광 이미지변조기를통과한광의광 경로보상수단을포함할수 있다.
-
-
14.发明授权
公开(公告)号：KR101620348B1
公开(公告)日：2016-05-12
申请号：KR1020090098773
申请日：2009-10-16
Applicant: 삼성전자주식회사
CPC classification number: G06F1/26 , G06F1/3225 , G06F1/3275 , G06F1/3287 , Y02D10/13 , Y02D10/14 , Y02D10/171
Abstract: 본발명은멀티채널메모리장치의내부전원발생장치, 이를구비한멀티채널메모리장치및 이를채용한프로세싱시스템이개시된다. 그멀티채널메모리장치의내부전원발생장치는복수의채널을포함하는반도체메모리장치의내부전원발생장치에있어서, 외부전원으로부터기준전압을발생하는기준전압발생부; 복수의채널각각에대해할당되며, 그기준전압발생부에서출력된기준전압을공통으로사용하고, 복수의채널각각의내부전원을피드백하여기준전압과비교하여채널별로내부전원을발생하는복수의내부전원발생부; 복수의채널각각에대해하나씩할당되며, 복수의채널각각의동작상태를검출하는복수의채널상태검출부; 및상기복수의채널각각에대해하나씩할당되며, 상기채널별로검출된동작상태에따라내부전원의구동능력을제어하는복수의내부전원제어부를포함하는것을특징으로한다. 본발명에따르면, 멀티채널메모리의모든채널에서동일하게사용하는기준전압발생기를공유함으로써, 큰면적을차지하는저항을공유하여메모리칩의크기(chip size)를최소화할수 있다.
-
公开(公告)号：KR1020140131851A
公开(公告)日：2014-11-14
申请号：KR1020130119651
申请日：2013-10-08
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: G11C29/42 , G06F11/1048 , G11C29/1201
Abstract: 반도체 메모리 장치는 메모리 셀 어레이, 에러 정정 회로 및 입출력 게이팅 회로를 포함한다. 상기 에러 정정 회로는 복수의 단위 데이터들을 구비하는 제1 메인 데이터를 수신하고, 상기 제1 메인 데이터와 상기 메모리 셀 어레이에 기저장된 초기 데이터에 기초하여 제2 메인 데이터와 패리티 데이터를 생성하고, 상기 제2 메인 데이터와 상기 패리티 데이터를 구비하는 코드 워드를 제공한다. 상기 입출력 게이팅 회로는 상기 제2 메인 데이터의 일부를 상기 메모리 셀 어레이에 기입하는 부분 갱신 동작을 수행하는 경우, 상기 제2 메인 데이터 중 상기 메모리 셀 어레이에 기입되지 않을 단위 데이터에 대하여는 상기 초기 데이터를 독출하여 상기 에러 정정 회로에 제공하고 상기 에러 정정 회로에서 정정된 초기 데이터를 제공받아 상기 메모리 셀 어레이에 재기입한다.
Abstract translation: 半导体存储器件包括存储单元阵列，纠错电路和输入/输出（I / O）门控电路。 误差校正电路接收包括多个单位数据的第一主数据，并根据预先存储在存储单元阵列中的第一主数据和初始数据生成第二主数据和奇偶校验数据，并提供包括第二主数据 主数据和奇偶校验数据。 I / O门控电路读取第二主数据中不写入存储单元阵列的单元数据的初始数据，并将读取的初始数据提供给纠错电路，并接收由误差校正的初始数据 当执行在存储单元阵列中写入部分第二主数据的部分更新操作时，将修正电路重新写入存储单元阵列中接收到的初始数据。
-
Patent Agency Ranking
公开(公告)号：KR1020140131849A
公开(公告)日：2014-11-14
申请号：KR1020130083251
申请日：2013-07-16
Applicant: 삼성전자주식회사
IPC: G11C7/10
CPC classification number: G11C7/1006 , G06F13/1668 , G11C7/1078
Abstract: 반도체 메모리 장치는 메모리 셀 어레이, 데이터 반전/마스크 인터페이스 및 기입 회로를 포함한다. 상기 데이터 반전/마스크 인터페이스는 복수의 단위 데이터들을 구비하는 데이터 블록을 수신하고, 상기 단위 데이터의 제1 데이터 크기보다 작은 제2 데이터 크기에 포함되는 제1 데이터 비트들의 수에 기초하여 상기 단위 데이터들 각각에 대한 데이터 마스크 신호를 선택적으로 활성화시킨다. 상기 기입 회로는 상기 데이터 블록을 수신하고 상기 데이터 마스크 신호에 응답하여 상기 단위 데이터들 각각을 선택적으로 상기 메모리 셀 어레이에 기입하는 마스크된 기입 동작을 수행한다.
Abstract translation: 半导体存储器件包括存储单元阵列，数据反转/掩模接口和写入电路。 数据反转/掩模接口接收包括多个单元数据的数据块，并且数据反转/掩码接口基于第二数据位中的第一数据位的数目，选择性地启用与多个单元数据中的每一个相关联的每个数据掩码信号 每个单位数据的数据大小。 第二数据大小小于单位数据的第一数据大小。 写入电路接收数据块并执行屏蔽写入操作，其响应于数据掩码信号选择性地将多个单元数据中的每一个写入存储单元阵列。
-
公开(公告)号：KR1020130045018A
公开(公告)日：2013-05-03
申请号：KR1020110109431
申请日：2011-10-25
Applicant: 삼성전자주식회사
CPC classification number: G06T7/0022 , G01S7/4816 , G01S7/4912 , G01S7/4915 , G01S7/4918 , G01S7/493 , G01S17/36 , G01S17/89 , G06K9/00201 , G06T7/50 , G06T7/97 , G06T2207/10028 , H04N5/2226 , H04N2013/0081 , H04N13/00 , H04N13/106 , H04N13/167 , H04N13/20
Abstract: PURPOSE: A 3D image obtaining device and a depth information calculation method in the 3D image obtaining device are provided to synchronize light projection time and driving time of a light modulator, thereby obtaining reflective light which external light is removed. CONSTITUTION: A light modulator(103) modulates light reflected from a subject(200) by the number of projected N light. A photographing device(105) generates the number of N sub-images by photographing the modulated light. A signal processing unit(106) calculates depth information for distance with the subject by using the sub-images. A control unit(107) synchronizes exposure time of the photographing device with driving time of the light modulator. [Reference numerals] (106) Signal processing unit; (107) Control unit; (200) Subject; (AA) Transmitted light; (BB) Transmitted light 1; (CC) Transmitted light 2; (DD) Transmitted light N; (EE) Reflected light(from P5); (FF,JJ) Reflected light 1; (GG,KK) Reflected light 2; (HH,LL) Reflected light N; (II) Reflected light(from P1)
Abstract translation: 目的：提供3D图像获取装置和3D图像获取装置中的深度信息计算方法，以同步光调制器的光投射时间和驱动时间，从而获得除去外部光的反射光。 构成：光调制器（103）将从被摄体（200）反射的光调制投影的N个光的数量。 拍摄装置（105）通过拍摄调制光来产生N个子图像的数量。 信号处理单元（106）通过使用子图像来计算与被摄体的距离的深度信息。 控制单元（107）使拍摄装置的曝光时间与光调制器的驱动时间同步。 （附图标记）（106）信号处理单元; （107）控制单元; （200）科目; （AA）透射光; （BB）发射光1; （CC）发射光2; （DD）透射光N; （EE）反射光（来自P5）; （FF，JJ）反射光1; （GG，KK）反射光2; （HH，LL）反射光N; （II）反射光（从P1）
-
公开(公告)号：KR1020120135751A
公开(公告)日：2012-12-17
申请号：KR1020110054642
申请日：2011-06-07
Applicant: 삼성전자주식회사
CPC classification number: H04N5/23209 , H04N13/25 , H04N13/271 , H04N2213/001 , H04N13/20 , H04N13/00
Abstract: PURPOSE: A 3D image acquisition apparatus employing interchangeable lens type is provided to form 3D image by preparing a depth image photographing unit of an interchangeable lens form capable of detaching from a main body. CONSTITUTION: An interchangeable lens part includes a light source(110), a color image lens unit(120) and a depth image photographing unit(140). A main body unit includes an image sensor(160) and an image processing unit(170). The image sensor converts an optical image from color image lens unit into an electric signal. The image processing unit forms a three-dimensional image by using the depth information of the electric signal of the image sensor and the depth image photographing unit. The interchangeable lens part is attached and detached to/from the main body unit.
Abstract translation: 目的：提供一种采用可互换镜头类型的3D图像采集装置，通过准备能够从主体分离的可互换镜头形式的深度图像拍摄单元来形成3D图像。 构成：可互换透镜部分包括光源（110），彩色图像透镜单元（120）和深度图像拍摄单元（140）。 主体单元包括图像传感器（160）和图像处理单元（170）。 图像传感器将来自彩色图像透镜单元的光学图像转换为电信号。 图像处理单元通过使用图像传感器和深度图像拍摄单元的电信号的深度信息来形成三维图像。 可互换镜头部分与主体单元相连接和分离。
-
19.发明公开관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법 审中-实审具有电极的堆叠结构的半导体器件，半导体存储器件，半导体存储器系统及其操作方法
公开(公告)号：KR1020120075181A
公开(公告)日：2012-07-06
申请号：KR1020100137228
申请日：2010-12-28
Applicant: 삼성전자주식회사
IPC: H01L23/34 , H01L23/525 , H01L25/065 , H01L23/48 , H01L23/00 , G01K7/01 , G01K13/10
CPC classification number: H01L23/5258 , G01K7/01 , G01K13/10 , H01L23/34 , H01L23/481 , H01L24/16 , H01L25/0657 , H01L2224/16145 , H01L2224/16225 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06589 , H01L2924/01019 , H01L2924/01055 , H01L2924/01068
Abstract: PURPOSE: A semiconductor device of a laminate structure including a through electrode, a semiconductor memory device, a semiconductor memory system, and an operating method thereof are provided to stably transmit signals of semiconductor layers by preventing the collision of information transmitted between a plurality of semiconductor layers. CONSTITUTION: A through electrode electrically connects a plurality of semiconductor layers(LA1-LAn). A temperature sensor(522A,542A) is arranged in the plurality of semiconductor layers, generates the first information related to a temperature of a corresponding semiconductor layer, and outputs the first information to a common path including the through electrode. A control circuit is arranged on each semiconductor layer and controls the output of the first information by a logic operation in response to a first signal. The first information is outputted from one semiconductor layer through a common path.
Abstract translation: 目的：提供包括通孔电极，半导体存储器件，半导体存储器系统及其操作方法的层压结构的半导体器件，以通过防止在多个半导体之间传输的信息的冲突来稳定地发射半导体层的信号 层。 构成：通孔电连接多个半导体层（LA1-LAn）。 在多个半导体层中设置有温度传感器（522A，542A），产生与对应的半导体层的温度有关的第一信息，并将该第一信息输出到包括贯通电极的公共路径。 控制电路布置在每个半导体层上，并通过响应于第一信号的逻辑运算来控制第一信息的输出。 第一信息通过公共路径从一个半导体层输出。
-
公开(公告)号：KR1020120005785A
公开(公告)日：2012-01-17
申请号：KR1020100066439
申请日：2010-07-09
Applicant: 삼성전자주식회사
IPC: G01R31/3183 , G01R31/26 , H01L21/66 , H01L23/48
CPC classification number: H01L2224/0401 , H01L2224/05554 , H01L2224/16145
Abstract: PURPOSE: A semiconductor device is provided to enhance the reliability of a test by synchronizing data and signals which are applied from a test pad and applying to a bump pad without a separate test chip. CONSTITUTION: A chip(CH) of a semiconductor device(10) comprises an internal circuit part(100), a delay time controller(110), a plurality of bump pads(bp), and a plurality of test pads(tp). The plurality of test pads copes with the plurality of bump pads and inputs and outputs test data in the test operation. The delay time controller is connected between the plurality of bump pads and plurality of test pads. The delay time controller delays the test data to different times and synchronizes.
Abstract translation: 目的：提供一种半导体器件，通过同步来自测试垫的数据和信号，并将其施加到没有独立测试芯片的凸块焊盘来提高测试的可靠性。 构成：半导体器件（10）的芯片（CH）包括内部电路部分（100），延迟时间控制器（110），多个凸点焊盘（bp）和多个测试焊盘（tp）。 多个测试焊盘处理多个凸块焊盘，并在测试操作中输入和输出测试数据。 延迟时间控制器连接在多个凸块焊盘和多个测试焊盘之间。 延迟时间控制器将测试数据延迟到不同的时间并同步。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.034 seconds)
