公开(公告)号：KR1019990060639A

公开(公告)日：1999-07-26

申请号：KR1019970080881

申请日：1997-12-31

Applicant: 삼성전자주식회사

Inventor： 김보성 ,  이충호 ,  심명섭 ,  이재필

IPC: H01L27/04

Abstract: 반도체 장치의 캐패시터 제조 방법이 개시되어 있다. 반도체 기판의 상부에 제1 절연층, 식각 저지층 및 제2 절연층을 순차적으로 형성한다. 상기 제2 절연층의 상부에 캐패시터 영역을 정의하기 위한 감광막 패턴을 형성하고, 상기 감광막 패턴을 이용하여 상기 제2 절연층을 식각한다. 상기 감광막 패턴의 측벽에 제1 스페이서를 형성하고, 상기 제1 스페이서를 이용하여 상기 식각 저지층 및 제1 절연층을 식각하여 상기 기판의 도전성 영역을 노출시키는 콘택홀을 형성한다. 상기 제1 스페이서 및 감광막 패턴을 제거하고, 결과물의 상부에 도전층을 형성한다. 결과물의 상부에 제3 절연층을 증착하고 이를 식각하여 상기 도전층의 단차진 부위에 제2 스페이서를 형성한다. 상기 제2 스페이서를 이용하여 상기 도전층을 에치백하고, 습식 식각 공정으로 상기 제2 스페이서 및 제2 절연층을 제거하여 도전층으로 이루어진 캐패시터의 스토리지 전극을 형성한다. 1회의 사진 공정으로 캐패시터의 스토리지 노드가 되는 콘택홀과 스토리지 전극 패턴을 형성할 수 있으며, 스토리지 전극의 표면에 요철부를 형성하여 캐패시턴스를 증대시킬 수 있다.

公开(公告)号：KR102211898B1

公开(公告)日：2021-02-05

申请号：KR1020140167105

申请日：2014-11-27

Applicant: 삼성전자주식회사

Inventor： 김성주 ,  김진평 ,  서도현 ,  이재필 ,  이현훈 ,  황성조

IPC: G03F7/20 ,  H01L21/027

Abstract: 액체누출감지장치및 방법이제공된다. 상기액체누출감지장치는, 컬렉터미러모듈(collector mirror module), 상기컬렉터미러모듈의일면으로쿨링워터(cooling water)를제공하는쿨링부, 상기쿨링부내로수용성가스를제공하는가스공급부, 및상기쿨링부외부로누출된수용성가스를센싱하는센싱부를포함한다.

公开(公告)号：KR1020070018278A

公开(公告)日：2007-02-14

申请号：KR1020050072789

申请日：2005-08-09

Applicant: 삼성전자주식회사

Inventor： 이재필

IPC: H01L21/66

Abstract: 반도체 장치가 제공된다. 반도체 장치는 다수의 본딩 패드들, 다수의 본딩 패드들의 사이 영역에 형성되고, 외부에서 전기적 신호를 인가하여 전기적 특성을 측정할 수 있도록 적어도 하나의 본딩 패드와 전기적으로 연결된 다수의 테스트 소자를 포함하는 테스트 소자 그룹을 포함한다.
테스트 소자 그룹, 본딩 패드, 퓨즈

公开(公告)号：KR1020030003471A

公开(公告)日：2003-01-10

申请号：KR1020010039298

申请日：2001-07-02

Applicant: 삼성전자주식회사

Inventor： 강윤구 ,  이재필 ,  이주원 ,  장영철

IPC: H01L21/027

Abstract: PURPOSE: A bake apparatus for fabricating a semiconductor device is provided to perform a bake process by floating a wafer on a hot plate. CONSTITUTION: A hot plate(110) is installed at a lower side of the inside of a chamber. A heater coil is wound on the hot plate(110). Three through-holes are formed on the hot plate(110) in order to pass through three guide pins(300). A wafer guide(130) is installed around an edge of the hot plate(110) in order to guide a loading position of a wafer(140). An air plate(200) is installed on an upper surface of the hot plate(110). A space portion is formed in the inside of the air plate(200). A plurality of air injection holes(220) are formed on the air plate(200). Three through-holes are formed on the air plate(200). An air bearing and the air plate(200) are formed with one body. An air supply tube(260) is connected with an entrance of the air bearing. A ring-shaped connection member(310) is connected with lower end portions of the guide pins(300).

Abstract translation: 目的：提供一种用于制造半导体器件的烘烤设备，用于通过在热板上漂浮晶片来进行烘烤处理。 构成：热室（110）安装在室内侧的下侧。 加热器线圈缠绕在热板（110）上。 在热板（110）上形成三个通孔以通过三个导销（300）。 晶片引导件（130）围绕热板（110）的边缘安装以引导晶片（140）的装载位置。 在热板（110）的上表面上安装有空气板（200）。 在空气板（200）的内部形成有空间部。 在空气板（200）上形成有多个空气喷射孔（220）。 在空气板（200）上形成三个通孔。 空气轴承和空气板（200）形成有一个主体。 空气供给管（260）与空气轴承的入口连接。 环形连接构件（310）与引导销（300）的下端部连接。

公开(公告)号：KR1019990018392A

公开(公告)日：1999-03-15

申请号：KR1019970041568

申请日：1997-08-27

Applicant: 삼성전자주식회사

Inventor： 이재필

IPC: H01L21/027

Abstract: 본 발명은 반도체소자를 제조하기 위한 노광장치의 초점을 맞추는 방법 관한 것이다. 본 발명에 의한 노광장치의 초점(focus)을 맞추는 방법은 (a) 기판위에 도포된 포토레지스트막상에, 두 개의 삼각형으로 이루어진 패턴을 소정의 위치에 구비한 레티클을 위치시킨 후 노광하는 단계 (b) 상기 노광된 포토레지스트막을 현상함으로써, 상기 포토레지스트막에 상기 패턴을 형성하는 단계 및 (c) 상기 포토레지스트막에 형성된 상기 패턴의 상태를 검사하는 단계를 포함한다. 본 발명에 따르면, 노광장치의 초점이 맞은 상태를 빠르고 용이하게 판단할 수 있다.

公开(公告)号：KR1020160112360A

公开(公告)日：2016-09-28

申请号：KR1020150037982

申请日：2015-03-19

Applicant: 삼성전자주식회사

Inventor： 김성주 ,  허진석 ,  서도현 ,  이다해 ,  이재필 ,  황성조

IPC: H05G2/00 ,  G03F7/20 ,  H01S3/00

CPC classification number: H05G2/006 ,  G21K2201/065 ,  H01S3/2232 ,  H05G2/005 ,  H05G2/008 ,  G03F7/70025 ,  H01S3/0078

Abstract: 극자외선광 생성장치가제공된다. 상기극자외선광 생성장치는, 소스광과반응하여극자외선광을생성하는드랍릿(droplet)을제공하는드랍릿발생부, 상기드랍릿을수집하는드랍릿수집부, 및상기드랍릿수집부로제공되는상기드랍릿의도달위치를감지하는복수개의압력감지센서를포함하는드랍릿감지부를포함한다.

Abstract translation: 提供一种用于产生极紫外光的装置。 用于产生极紫外光的装置包括与源光反应并提供产生极紫外光的液滴的液滴产生部分，收集液滴的液滴收集部分和包括多个压力检测传感器的液滴检测部分， 检测提供给液滴收集部分的液滴的到达位置。 因此，可以提高液滴和CO2激光器的反应效率。

公开(公告)号：KR1020120100243A

公开(公告)日：2012-09-12

申请号：KR1020110019017

申请日：2011-03-03

Applicant: 삼성전자주식회사

Inventor： 김민정 ,  남인호 ,  이재필

IPC: H01L21/027

CPC classification number: G03F9/7084 ,  H01L21/0274

Abstract: PURPOSE: An arrangement method of an alignment key and a method for manufacturing a semiconductor chip using the same are provided to arrange lots of chip areas on a wafer by arranging alignment keys on the chip areas. CONSTITUTION: A shot group(200) including a plurality of chip areas(210) is defined. The plurality of chip areas included in the shot group is arranged along column and row. A key area(220) is provided to each chip area. One or more alignment keys are arranged on each key area. A scribe lane(230) is arranged between chip areas. A semiconductor device is formed on the plurality of chip areas by executing a plurality of exposure processes to the shot group. The plurality of chip areas is divided by dicing the scribe lane.

Abstract translation: 目的：提供一种对准键的布置方法和使用其的半导体芯片的制造方法，通过在芯片区域上布置对准键来在晶片上布置许多芯片区域。 构成：定义包括多个芯片区域（210）的射击组（200）。 射击组中包括的多个芯片区域沿列和列排列。 键区域（220）被提供给每个芯片区域。 一个或多个对齐键布置在每个关键区域上。 在芯片区域之间布置划线（230）。 通过对拍摄组执行多个曝光处理，在多个芯片区域上形成半导体器件。 通过切割划线来划分多个芯片区域。

公开(公告)号：KR1020080049372A

公开(公告)日：2008-06-04

申请号：KR1020060119845

申请日：2006-11-30

Applicant: 삼성전자주식회사

Inventor： 이재필

IPC: H01L21/027

CPC classification number: G03F7/70433 ,  G03F1/42 ,  G03F9/7073 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/5446

Abstract: A wafer for manufacturing a semiconductor device having a scribe lane including an overlapped region between a TEG(Test Element Group) region and a photolithography pattern region, a photomask including the same, and a layout including the same are provided to increase a degree of integration of semiconductor chips on a wafer by utilizing efficiently the scribe lane. A wafer for manufacturing a semiconductor device includes a TEG region including a TEG and a photolithography pattern region including photolithography patterns(K1-K5). The TEG includes a region on which a probing pad is formed. The photolithography patterns include an alignment key for aligning the wafer and a photomask or an overlay measurement key for measuring an overlap of patterns. The photolithography patterns include test patterns for testing electrically various characteristics of the semiconductor device.

Abstract translation: 用于制造半导体器件的晶片，其具有包括TEG（测试元件组）区域和光刻图案区域之间的重叠区域的划线，包括该切割线路的光掩模和包括该重叠区域的布局，以增加集成度 通过有效利用划线来在晶片上的半导体芯片。 用于制造半导体器件的晶片包括包括TEG的TEG区域和包括光刻图案（K1-K5）的光刻图案区域。 TEG包括形成探测垫的区域。 光刻图案包括用于对准晶片的对准键和用于测量图案重叠的光掩模或覆盖测量键。 光刻图案包括用于测试半导体器件的各种特性的测试图案。

公开(公告)号：KR100542726B1

公开(公告)日：2006-01-11

申请号：KR1020030033855

申请日：2003-05-27

Applicant: 삼성전자주식회사

Inventor： 성낙희 ,  이재필

IPC: H01L21/027

Abstract: 웨이퍼 로딩 불량이 감소되는 베이크 장치가 개시되어 있다. 상부면이 하부면보다 넓게 되도록 측면이 소정의 각을 가지며, 상부면에서 웨이퍼를 가열하는 베이크 플레이트와, 상기 베이크 플레이트 상부면과 이격되어 상기 베이크 플레이트 상부면 전체를 커버하는 커버, 상기 베이크 플레이트를 내부에 수용하도록 형성되고, 내측면이 상기 베이크 플레이트의 측면과 평행하여 상,하 이동에 의해 상기 웨이퍼의 위치를 보정시키는 셔터 및 상기 셔터와 연결되고, 상기 셔터를 상,하 구동시키는 구동부를 구비하는 웨이퍼 베이크 장치를 제공한다. 상기 셔터에 의해 웨이퍼 위치가 보정되어 웨이퍼 로딩 불량이 감소된다.

公开(公告)号：KR1020040013255A

公开(公告)日：2004-02-14

申请号：KR1020020046105

申请日：2002-08-05

Applicant: 삼성전자주식회사

Inventor： 이재필

IPC: H01L21/66

Abstract: PURPOSE: A method for inspecting an electrical characteristic of a semiconductor device is provided to correct a test error prior to a test process by correcting the position of a pad at least once so that test probes are located in the center of the pad. CONSTITUTION: A wafer is placed on a chuck. The chuck is adjusted to align the test probes for applying predetermined current and the pads formed on the wafer(S300). By using the pad in a wafer setup file and a display window for position correction displayed in an image display apparatus, a contact mark formation position of the predetermined pads is predicted and whether a predicted contact mark is located in the center of the predetermined pad is determined(S310). If the predicted contact mark is located in a position separated from the center of the predetermined pad, the chuck is adjusted by such a distance that the predicted contact mark is separated from the center of the predetermined pad. The position of the predetermined pad is corrected to locate the predicted contact mark in the center of the predetermined pad(S320). If the predicted contact mark is located in the center of the predetermined pad, the pad of selected chips among the semiconductor chips are coupled to the test probes to perform a predetermined test process(S330). Whether the contact mark formed in the pad is precisely formed in the pad is inspected by the test probes. Necessary steps are taken according to the inspection result.

Abstract translation: 目的：提供一种用于检查半导体器件的电气特性的方法，以在测试过程之前通过校正焊盘的位置至少一次来校正测试误差，使得测试探针位于焊盘的中心。 构成：将晶片放置在卡盘上。 调整卡盘以对准用于施加预定电流的测试探针和形成在晶片上的焊盘（S300）。 通过在图像显示装置中显示的晶片设置文件和位置校正用显示窗口中使用焊盘，预测预定焊盘的接触标记形成位置以及预测接触标记是否位于预定焊盘的中心 确定（S310）。 如果预测的接触标记位于与预定焊盘的中心分离的位置，则将卡盘调整到预定接触标记与预定焊盘的中心分离的距离。 校正预定焊盘的位置以将预测接触标记定位在预定焊盘的中心（S320）。 如果预测的接触标记位于预定焊盘的中心，则将半导体芯片中的所选择的芯片的焊盘耦合到测试探针以执行预定的测试处理（S330）。 通过测试探针检查衬垫中形成的接触标记是否精确地形成在衬垫中。 根据检查结果采取必要的措施。