기판의 냉각장치
    11.
    发明公开
    기판의 냉각장치 无效
    冷却基板的装置

    公开(公告)号:KR1020020059511A

    公开(公告)日:2002-07-13

    申请号:KR1020010000919

    申请日:2001-01-08

    Abstract: PURPOSE: A device for cooling a substrate is provided to make a cooling speed fast and to shorten the cooling time by directly supplying a cooling gas to a back surface of the substrate. CONSTITUTION: A chuck(110) is formed to a chuck support(108) installed on a bottom surface of a chamber(102). A cooling gas inlet(104) is formed on a center of the chuck by penetrating the chuck support and a cooling water line(106) supplying the cooling water to the chuck is connected to the chuck support. The substrate is placed on the chuck and the cooling gas is supplied to the back surface of the substrate through the cooling gas inlet. The flow(122) of the cooling gas cools down the substrate by spreading out from a center of the back surface. The rising force of the cooling gas raises the substrate and makes the substrate lose the balance. The substrate is fixed by using a clamp(112).

    Abstract translation: 目的:提供一种用于冷却基板的装置,通过向基板的背面直接供给冷却气体,使冷却速度快并缩短冷却时间。 构成:将卡盘(110)形成到安装在腔室(102)的底表面上的卡盘支撑件(108)。 冷却气体入口(104)通过穿过卡盘支架而形成在卡盘的中心,并且将冷却水供应到卡盘的冷却水管线(106)连接到卡盘支撑件。 将基板放置在卡盘上,通过冷却气体入口将冷却气体供给到基板的背面。 冷却气体的流动(122)通过从背面的中心扩展而冷却基板。 冷却气体的上升力使基板升高,使基板失去平衡。 通过使用夹具(112)固定基板。

    반도체 제조 공정용 로드락 챔버의 웨이퍼 감지 장치
    12.
    发明公开
    반도체 제조 공정용 로드락 챔버의 웨이퍼 감지 장치 无效
    用于检测制造半导体的负载箱的波形的装置

    公开(公告)号:KR1020010028068A

    公开(公告)日:2001-04-06

    申请号:KR1019990040130

    申请日:1999-09-17

    Abstract: PURPOSE: An apparatus for detecting a wafer of a loadlock chamber for manufacturing a semiconductor is provided to prevent damage to a wafer and a process defect, by precisely checking whether the wafer is normally placed. CONSTITUTION: A main detecting sensor(62) detects whether a central portion of a wafer(90) is loaded on a chamber lead. The first and second auxiliary detecting sensors(64,66) detect whether an edge portion of the wafer is loaded, connected in parallel to the each other to output an electrical signal operated in connection with the main detecting sensor. A plurality of transparent windows(82,84,86) are installed in a position where the main detecting sensor and the first and second auxiliary detecting sensors are mounted, so that the transparent windows can be inspected by naked eyes.

    Abstract translation: 目的:提供一种用于检测用于制造半导体的负荷锁定室的晶片的装置,以通过精确检查晶片是否正常放置来防止晶片损坏和工艺缺陷。 构成:主检测传感器(62)检测晶片(90)的中心部分是否装载在腔室引线上。 第一和第二辅助检测传感器(64,66)检测晶片的边缘部分是否被加载,并联连接以输出与主检测传感器相连的操作的电信号。 多个透明窗口(82,84,86)安装在主检测传感器和第一辅助检测传感器和第二辅助检测传感器安装的位置,使得可以用肉眼检查透明窗口。

    유도부하를 갖는 반도체 제조장비의 서지 바이패스 회로
    13.
    发明授权

    公开(公告)号:KR100162600B1

    公开(公告)日:1999-04-15

    申请号:KR1019950055692

    申请日:1995-12-23

    Inventor: 장대근

    Abstract: 본 발명은 유도부하 회로를 갖는 반도체 제조장비의 유도부하 회로의 서지 바이패스 회로에 관한 것으로, 유도부하 회로에서 스위치 회로(4)의 온/오프 시에 코일(3)에서 발생하는 역기전력으로 인한 서지를 서지 바이패스 회로(4)에 의해 바이패스 시키므로 서지 발생으로 인한 코일(3), 스위치 회로(4) 등의 소손을 방지할 수 있다.

    측면가열램프를 갖는 반도체 웨이퍼 열처리설비
    15.
    发明公开
    측면가열램프를 갖는 반도체 웨이퍼 열처리설비 无效
    具有加热斜坡的半导体波导的退火设备

    公开(公告)号:KR1020000008055A

    公开(公告)日:2000-02-07

    申请号:KR1019980027701

    申请日:1998-07-09

    Abstract: PURPOSE: A semiconductor wafer annealing apparatus is provided to improve a uniformity of heat treatment of the wafer by heating sides of wafer using a side heating ramp. CONSTITUTION: The annealing apparatus comprises an upper heating ramp(4) for heating an upper surface of a wafer(2) loaded in an annealing chamber(1) by irradiating lights; and a side heating ramp(5) for heating both sides of the wafer(2) by irradiating lights. The wafer(2) is horizontally rotating by a spinner(3). The side heating ramp(5) is made of a pair of halogen ramp. The upper heating ramp(4) includes a plurality of unit ramps(6).

    Abstract translation: 目的:提供半导体晶片退火装置,通过使用侧面加热斜面加热晶片的侧面来提高晶片的热处理的均匀性。 构成:退火装置包括用于通过照射光来加载装载在退火室(1)中的晶片(2)的上表面的上加热斜面(4) 和用于通过照射光来加热晶片(2)两侧的侧面加热斜面(5)。 晶片(2)由旋转器(3)水平旋转。 侧加热斜面(5)由一对卤素斜面制成。 上加热斜坡(4)包括多个单位斜坡(6)。

    스퍼터링 장치용 콜리메이터 코아의 구조
    16.
    发明公开
    스퍼터링 장치용 콜리메이터 코아의 구조 无效
    用于溅射装置的准直器芯的结构

    公开(公告)号:KR1019980020177A

    公开(公告)日:1998-06-25

    申请号:KR1019960038538

    申请日:1996-09-05

    Abstract: 본 발명은 스퍼터링 공정시 콜리메이터(collimator) 코아의 하측부 에지에 금속 덩어리가 적층되는 것을 방지하도록 콜리메이터 코아의 하단부를 곡형으로 형성한 스퍼터링 장치용 콜리메이터 코아의 구조에 관한 것이다.
    본 발명의 목적은 콜리메이터 코아의 하측부에 타겟의 입자들이 적층되어 금속 덩어리를 형성하는 것을 방지하여 스퍼터링 공정의 신뢰성을 향상시키도록 한 스퍼터링 장치용 콜리메이터 코아의 구조를 제공하는데 있다.
    본 발명은 콜리메이터 코아의 하단부 에지를 구형 또는 포물선 형태와 같은 곡형으로 형성하여 타겟으로부터 튀어나온 입자들이 코아 에지에 덩어리로 적층되는 것을 감소시키고 이로 인해 금속 덩어리의 떨어짐에 의한 웨이퍼의 결함 발생을 방지하여 스퍼터링 공정의 신뢰성을 향상시킨다.

    유도부하를 갖는 반도체 제조장비의 서지 바이패스 회로
    17.
    发明公开
    유도부하를 갖는 반도체 제조장비의 서지 바이패스 회로 失效
    具有感性负载的半导体制造设备的浪涌旁路电路

    公开(公告)号:KR1019970053869A

    公开(公告)日:1997-07-31

    申请号:KR1019950055692

    申请日:1995-12-23

    Inventor: 장대근

    Abstract: 본 발명은 유도부하 회로를 갖는 반도체 제조장비의 유도부하 회로의 서지 바이패스 회로에 관한 것으로, 유도부하 회로에서 스위치 회로(4)의 온/오프 시에 코일(3)에서 발생하는 역기전력으로 인한 서지를 서지 바이패스 회로(4)에 의해 바이패스 시키므로 서지 발생으로 인한 코일(3), 스위치 회로(4) 등의 소손을 방지할 수 있다.

Patent Agency Ranking