메모리 칩 어레이
    11.
    发明公开
    메모리 칩 어레이 无效
    记忆芯片阵列

    公开(公告)号:KR1020090084236A

    公开(公告)日:2009-08-05

    申请号:KR1020080010291

    申请日:2008-01-31

    CPC classification number: G11C5/025 G11C8/10

    Abstract: A memory chip array is provided to reduce the whole size by arranging a circuit related to column operation such as a sense amplifier and a column decoder. A memory chip array comprises a plurality of cell arrays(20) and a row decoder. The row decoder comprises a low select(22) and a pre-decoder(21), and the low select is formed in one-side of each cell array. A plurality of cell arrays are connected to pre-decoder in common, and the sense amplifier and the column decoder(23) are formed in the lower-part of each cell array.

    Abstract translation: 提供存储器芯片阵列以通过布置与诸如读出放大器和列解码器的列操作相关的电路来减小整体尺寸。 存储芯片阵列包括多个单元阵列(20)和行解码器。 行解码器包括低选择(22)和预解码器(21),并且低选择形成在每个单元阵列的一侧。 多个单元阵列共同连接到预解码器,并且读出放大器和列解码器(23)形成在每个单元阵列的下部。

    반도체 소자 및 그 제조방법
    13.
    发明授权
    반도체 소자 및 그 제조방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR101413657B1

    公开(公告)日:2014-07-02

    申请号:KR1020080119942

    申请日:2008-11-28

    Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

    Abstract translation: 公开了一种半导体器件及其制造方法。 所公开的半导体器件可以是包括p型氧化物薄膜晶体管和n型氧化物薄膜晶体管的互补装置。 例如,所公开的半导体器件可以是诸如反相器,NAND器件,NOR器件等的逻辑器件。

    적층 메모리 장치
    15.
    发明公开
    적층 메모리 장치 有权
    多层记忆体设备

    公开(公告)号:KR1020090027561A

    公开(公告)日:2009-03-17

    申请号:KR1020080047092

    申请日:2008-05-21

    CPC classification number: G11C5/02 G11C5/063 G11C8/10 G11C8/14

    Abstract: A multi-layered memory apparatus is provided to improve a data storage density by forming one or more memory layer by a plurality of sub arrays. A multi-layered memory apparatus includes two or more memory parts(12) and an active circuit part(11). The active circuit part includes a decoder, and is formed between the memory parts. The memory part includes one or more memory layer. The memory layer is a memory array of a cross point type, and has a plurality of sub arrays. The active circuit part is formed on a non-silicone substrate. The non-silicone substrate is made of plastic, glass, ceramic, oxide material, or nitride material.

    Abstract translation: 提供一种多层存储装置,通过由多个子阵列形成一个或多个存储层来提高数据存储密度。 多层存储装置包括两个或多个存储器部件(12)和有源电路部件(11)。 有源电路部分包括解码器,并且形成在存储器部分之间。 存储器部分包括一个或多个存储器层。 存储层是交叉点类型的存储器阵列,并且具有多个子阵列。 有源电路部分形成在非硅衬底上。 非硅树脂基材由塑料,玻璃,陶瓷,氧化物材料或氮化物材料制成。

    반도체소자 및 그 제조방법
    16.
    发明授权
    반도체소자 및 그 제조방법 有权
    半导体装置及其制造方法

    公开(公告)号:KR101496148B1

    公开(公告)日:2015-02-27

    申请号:KR1020080096027

    申请日:2008-09-30

    Inventor: 박재철 권기원

    Abstract: 박막트랜지스터를 포함하는 반도체소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체소자는 자기 정렬(self-align) 탑(top) 게이트 구조를 갖는 산화물 박막트랜지스터를 포함할 수 있다. 상기 산화물 박막트랜지스터는, 제1소오스영역, 제1드레인영역 및 그들 사이의 제1채널영역을 갖는 제1산화물반도체층, 및 상기 제1채널영역 상에 순차 적층된 제1게이트절연층과 제1게이트전극을 포함할 수 있다. 상기 제1산화물반도체층 아래에 바텀게이트전극이 더 구비될 수 있고, 상기 제1산화물반도체층은 다층 구조를 가질 수 있다.

    Abstract translation: 公开了包括薄膜晶体管的半导体器件及其制造方法。 所公开的半导体器件可以包括具有自对准顶栅结构的氧化物薄膜晶体管。 所述氧化物薄膜晶体管包括:第一氧化物半导体层,其具有第一源极区,第一漏极区和位于其间的第一沟道区;以及第一栅极绝缘层,顺序地堆叠在所述第一沟道区上, 栅电极。 底栅电极可以进一步形成在第一氧化物半导体层之下,并且第一氧化物半导体层可以具有多层结构。

    반도체 소자 및 그 제조방법
    17.
    发明公开
    반도체 소자 및 그 제조방법 有权
    半导体器件及其制造方法

    公开(公告)号:KR1020100061064A

    公开(公告)日:2010-06-07

    申请号:KR1020080119942

    申请日:2008-11-28

    CPC classification number: H01L27/1225 H01L21/8238 H01L27/092 H01L27/1251

    Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to easily form as a low-temperature process by forming a first oxide channel layer and a second oxide channel layer into an oxide. CONSTITUTION: A first thin film transistor includes a first source(S10), a first drain, a first channel layer, and a first gate. A second thin film transistor includes a second source(S20), a second drain, a second channel layer, and a second gate. One is a p-type oxide layer among the first and the second channel layer. The first and the second thin film transistor is a bottom gate(BG10, BG20) structure or a top gate structure. One is a dual gate including more other gates among the first and the second thin film transistor at least.

    Abstract translation: 目的:通过将第一氧化物沟道层和第二氧化物沟道层形成为氧化物,提供半导体器件及其制造方法以容易地形成为低温工艺。 构成:第一薄膜晶体管包括第一源(S10),第一漏极,第一沟道层和第一栅极。 第二薄膜晶体管包括第二源(S20),第二漏极,第二沟道层和第二栅极。 一个是第一和第二沟道层中的p型氧化物层。 第一和第二薄膜晶体管是底栅(BG10,BG20)结构或顶栅结构。 一个是至少包括第一和第二薄膜晶体管中的更多其它栅极的双栅极。

    키 관리자를 포함하는 데이터 프로세싱 시스템 및 및 키 관리자의 동작 방법

    公开(公告)号:KR102240830B1

    公开(公告)日:2021-04-19

    申请号:KR1020140049450

    申请日:2014-04-24

    Abstract: 본발명은데이터프로세싱시스템에관한것이다. 본발명의데이터프로세싱시스템은, 메모리, 중앙처리부, 그리고키 관리자를포함한다. 키관리자는, 커맨드를저장하는제1 레지스터, 사용자설정값을저장하는제2 레지스터, 고유값을출력하는고유값저장부, 그리고커맨드에응답하여, 사용자설정값 및고유값을이용하여키를생성하는메인컨트롤러로구성된다. 고유값은키 관리자의외부로출력되지않고키 관리자의내부에서만사용된다. 키관리자는, 동일한사용자설정값들을이용하여동일한키들을생성하고, 서로다른사용자설정값들을이용하여서로다른키들을생성한다.

    광계수 검출 장치 및 방법, 방사선 촬영 장치
    20.
    发明公开
    광계수 검출 장치 및 방법, 방사선 촬영 장치 审中-实审
    用于计算光子射线照相成像装置的装置和方法

    公开(公告)号:KR1020160060505A

    公开(公告)日:2016-05-30

    申请号:KR1020140162952

    申请日:2014-11-20

    CPC classification number: G01T1/247

    Abstract: 새로운광계수검출장치및 새로운광계수검출장치를적용한방사선촬영장치를제안한다. 새로운광계수검출장치는신호증폭장치에서부귀환커패시터대신부귀환저항을적용하여누설전류및 회로노이즈를최소화하고, 고속동작시 광전누적효과를최소화하여개선된영상을획득할수 있다..

    Abstract translation: 本发明提出一种新的光学系数检测装置和应用该新型检测装置的射线照相装置。 新的光学系数检测装置能够通过将负反馈施加到信号放大装置而不是负反馈电容器来最小化泄漏的电流和电路噪声,并且通过最小化在以下情况下的光电累积效应来获得改进的图像 高速运行。 本发明包括产生对应于吸收辐射能量的电荷信号的光电转换材料部分。

Patent Agency Ranking