公开(公告)号：KR1020100061064A

公开(公告)日：2010-06-07

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

CPC classification number: H01L27/1225 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/1251

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to easily form as a low-temperature process by forming a first oxide channel layer and a second oxide channel layer into an oxide. CONSTITUTION: A first thin film transistor includes a first source(S10), a first drain, a first channel layer, and a first gate. A second thin film transistor includes a second source(S20), a second drain, a second channel layer, and a second gate. One is a p-type oxide layer among the first and the second channel layer. The first and the second thin film transistor is a bottom gate(BG10, BG20) structure or a top gate structure. One is a dual gate including more other gates among the first and the second thin film transistor at least.

Abstract translation: 目的：通过将第一氧化物沟道层和第二氧化物沟道层形成为氧化物，提供半导体器件及其制造方法以容易地形成为低温工艺。 构成：第一薄膜晶体管包括第一源（S10），第一漏极，第一沟道层和第一栅极。 第二薄膜晶体管包括第二源（S20），第二漏极，第二沟道层和第二栅极。 一个是第一和第二沟道层中的p型氧化物层。 第一和第二薄膜晶体管是底栅（BG10，BG20）结构或顶栅结构。 一个是至少包括第一和第二薄膜晶体管中的更多其它栅极的双栅极。

公开(公告)号：KR101413658B1

公开(公告)日：2014-07-07

申请号：KR1020090038461

申请日：2009-04-30

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일 ,  권기원

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

公开(公告)号：KR101413657B1

公开(公告)日：2014-07-02

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

Abstract translation: 公开了一种半导体器件及其制造方法。 所公开的半导体器件可以是包括p型氧化物薄膜晶体管和n型氧化物薄膜晶体管的互补装置。 例如，所公开的半导体器件可以是诸如反相器，NAND器件，NOR器件等的逻辑器件。

公开(公告)号：KR1020100061290A

公开(公告)日：2010-06-07

申请号：KR1020090038461

申请日：2009-04-30

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일 ,  권기원

IPC: H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/092 ,  H01L27/1251

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve a performance characteristic of the device by reducing a resistance with forming a p+ domain on the central part of a first oxide channel layer. CONSTITUTION: A first oxide channel layer(C10) is formed into a first conductive type oxide on a lower part layer. A first electrode layer covering the first channel layer is formed on the lower part layer. The first electrode layer and a second electrode layer separated are formed. A second oxide channel layer(C20) is formed into a second conductive type oxide on the lower part later. The first electrode layer is patterned. A first source, a first drain and the second drain are formed by the patterning of the first electrode layer.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过在第一氧化物沟道层的中心部分形成p +畴来降低电阻来提高器件的性能特性。 构成：第一氧化物沟道层（C10）在下部层上形成为第一导电型氧化物。 覆盖第一沟道层的第一电极层形成在下部层上。 形成分离的第一电极层和第二电极层。 第二氧化物沟道层（C20）稍后在下部形成第二导电型氧化物。 图案化第一电极层。 通过图案化第一电极层形成第一源极，第一漏极和第二漏极。

公开(公告)号：KR101448153B1

公开(公告)日：2014-10-08

申请号：KR1020080060226

申请日：2008-06-25

Applicant: 삼성전자주식회사

Inventor： 김경국 ,  박영수

IPC: H01L33/48

CPC classification number: H01L27/156 ,  H01L33/62 ,  H01L2224/48091 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 하나의 패키지 내에 다수의 발광 다이오드 칩이 배치되어 있는 멀티칩 패키지 방식의 발광 다이오드 소자를 개시한다. 본 발명의 한 유형에 따른 발광 다이오드 소자는, 베이스 기판; 상기 베이스 기판 위에 배치된 발광 다이오드용 멀티칩 패키지; 및 상기 멀티칩 패키지를 둘러싸며, 상기 멀티칩 패키지에서 발생한 광을 외부로 방출시키기 위한 광방출기;를 포함하며, 상기 멀티칩 패키지는 하나의 공통된 웨이퍼 기판 위에 형성된 다수의 발광 다이오드 칩들을 구비하는 것을 특징으로 한다.

公开(公告)号：KR1020130107821A

公开(公告)日：2013-10-02

申请号：KR1020120029920

申请日：2012-03-23

Applicant: 삼성전자주식회사

Inventor： 이혜정 ,  김경국 ,  김경일 ,  김주호

IPC: C09D183/02 ,  H05B3/40 ,  B05D1/00

CPC classification number: C09D183/04 ,  B05D3/0254 ,  F24H1/0018 ,  H05B3/48

Abstract: PURPOSE: A coating composition is provided to prevent the generation and attachment of scale on the surface of a heater, to be cured at low temperature, and to prevent the characteristic change on the surface of a heater. CONSTITUTION: A coating composition comprises an organopolysiloxane-containing silicon resin; and polysilsesquioxane-containing silicon. A coating method of a heater comprise a step of manufacturing a coating composition by mixing an organopolysiloxane-containing silicon resin and a polysilsesquioxane; a step of processing the surface of a heater; and a step of forming a coating layer by coating the surface of the heater with the coating composition; and a step of curing the coating layer by heat-treating the coated heater.

Abstract translation: 目的：提供一种涂料组合物，以防止在加热器表面产生并附着垢，以在低温下固化，并防止加热器表面上的特征变化。 构成：涂料组合物包含含有机聚硅氧烷的硅树脂; 和含聚倍半硅氧烷的硅。 加热器的涂布方法包括通过混合含有机聚硅氧烷的硅树脂和聚倍半硅氧烷制造涂料组合物的步骤; 处理加热器表面的步骤; 以及通过用所述涂料组合物涂覆所述加热器的表面来形成涂层的步骤; 以及通过对所述涂覆的加热器进行热处理来固化所述涂层的步骤。

公开(公告)号：KR1020070054957A

公开(公告)日：2007-05-30

申请号：KR1020050113114

申请日：2005-11-24

Applicant: 삼성전자주식회사

Inventor： 김경국

IPC: H01L21/677

Abstract: 본 발명은 램버스 패키지용 듀얼 인서트 트레이에 관한 것으로, 종래의 트레이의 경우 포켓에 단순히 램버스 패키지가 수납된 상태로 이송되기 때문에, 이송 중 발생되는 약간의 충격이나 흔들림에 의해 램버스 패키지가 포켓에서 이탈하거나 트레이 밖으로 떨어지는 문제가 발생되었다.
본 발명은 상기한 문제점을 해소하기 위해서, 격자 형상의 트레이 몸체와, 트레이 몸체 내에 일정 간격을 두고 설치되며 한 쌍의 램버스 패키지가 수납되어 고정되는 듀얼 인서트를 포함하는 램버스 패키지용 듀얼 인서트 트레이를 제공한다. 본 발명에 따르면, 듀얼 인서트에 램버스 패키지가 수납되어 고정됨으로써, 트레이를 이송하는 과정에서 발생되는 약간의 충격이나 흔들림에 의해 램버스 패키지가 트레이 밖으로 이탈하는 문제를 해소할 수 있다.
램버스 패키지, 듀얼 인서트, 트레이, 레치

公开(公告)号：KR1020030016910A

公开(公告)日：2003-03-03

申请号：KR1020010050990

申请日：2001-08-23

Applicant: 삼성전자주식회사

Inventor： 이은구 ,  김경국

IPC: G01N1/28

Abstract: PURPOSE: A transmission electron microscope analytic sample and a method of manufacturing the analytic sample are provided, to give a thin analytic sample and not require reworking even when the sample is broken. CONSTITUTION: The transmission electron microscope analytic sample(100) is used in the structure analysis by the transmission electron microscope. The analytic sample includes analytic zones(106) which electrons are transmitted, and the analytic zones have different thickness individually according to the analytic zones. The analytic zones(106) have a cascaded structure wherein the thickness is changed discontinuously. The analytic zones(106) have an inclined structure wherein the thickness is changed continuously.

Abstract translation: 目的：提供透射电子显微镜分析样品和制备分析样品的方法，以提供薄的分析样品，即使样品破裂也不需要返工。 构成：透射电子显微镜分析样品（100）用于透射电子显微镜的结构分析。 分析样本包括电子传输的分析区（106），分析区根据分析区分别具有不同的厚度。 分析区（106）具有级联结构，其中厚度不连续地改变。 分析区（106）具有其中厚度连续变化的倾斜结构。

公开(公告)号：KR1020100003322A

公开(公告)日：2010-01-08

申请号：KR1020080060226

申请日：2008-06-25

Applicant: 삼성전자주식회사

Inventor： 김경국 ,  박영수

IPC: H01L33/48

CPC classification number: H01L27/156 ,  H01L33/62 ,  H01L2224/48091 ,  H01L2924/19107 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: PURPOSE: A multi-chip package for an LED and a multi-chip package LED device are provided to make the LED device with small heat by including a light emitting device for emitting the light from the multi-chip package to the outside. CONSTITUTION: A plurality of light emitting diode chips(20a,20b,20c) are formed on one wafer substrate(11). A first clad layer(12) is formed on the wafer substrate. An active layer(13a,13b,13c) are partially formed on the upper side of the first clad layer. A second clad layer(14a,14b,14c) are formed on the active layer. A first electrode(15a,15b,15c) are partially formed on the upper side of the first clad layer. A second electrode is formed on the second clad layer. The plurality of light emitting diodes share one wafer substrate and the first clad layer.

Abstract translation: 目的：提供一种用于LED和多芯片封装LED器件的多芯片封装，通过包括用于将来自多芯片封装的光发射到外部的发光器件来使LED器件具有小的热量。 构成：在一个晶片基板（11）上形成多个发光二极管芯片（20a，20b，20c）。 第一覆盖层（12）形成在晶片衬底上。 有源层（13a，13b，13c）部分地形成在第一覆盖层的上侧。 在有源层上形成第二覆盖层（14a，14b，14c）。 第一电极（15a，15b，15c）部分地形成在第一包层的上侧。 第二电极形成在第二覆盖层上。 多个发光二极管共享一个晶片衬底和第一覆盖层。

公开(公告)号：KR100722786B1

公开(公告)日：2007-05-30

申请号：KR1020010073209

申请日：2001-11-23

Applicant: 삼성전자주식회사

Inventor： 김경국

IPC: G01N1/28

Abstract: 작업이 간편하고, 오염이 최소화되는 TEM 분석용 시료 제작 방법이 개시되어 있다. 상기 분석 포인트가 포함되도록 상기 피처리물을 소정 크기로 절단한 후, 상기 피처리물의 저면에 더미 웨이퍼를 부착한다. 이어서, 상기 더미 웨이퍼가 부착된 피처리물에서 상기 분석 포인트의 분석 방향과 평행한 양 측면부로부터 저면부까지 반원형이 되도록 절단한다. 상기 반원형 피처리물의 전면 및 배면 전체를 폴리싱한 후, FIB에 의해 국부적으로 식각하여 TEM 분석용 시료를 제작한다. 따라서 상기 분석용 시료는 그리드에 부착할 필요 없으므로, 시료 제작이 간편할 뿐 아니라 작업자의 취급이 용이하며 시료의 오염을 최소화할 수 있다.