公开(公告)号：WO2023033615A1

公开(公告)日：2023-03-09

申请号：PCT/KR2022/013263

申请日：2022-09-05

Applicant: 성균관대학교산학협력단

Inventor： 박성호 ,  이성우 ,  이수현

IPC: B22F1/17 ,  B22F1/054 ,  G01N21/65 ,  C23C18/54 ,  C25D3/46 ,  C25D7/04 ,  C25D7/00

Abstract: 본 발명의 일 실시예는 백금을 포함하는 나노링 내부프레임 및 상기 내부프레임을 둘러싸고 있는 금 나노입자 외부프레임을 포함하는 전체링프레임; 및 상기 전체링프레임의 중심부에 위치하는 다공성나노구조체를 포함하는 것을 특징으로 하는 다공성구조를 가지는 프레임 나노입자를 제공한다. 본 발명의 일 실시예에 따라, 다공성구조를 가지는 프레임 나노입자는 다공성나노구조체를 통하여 높은 전자기장 응집효과에 기반하여 표면증강라만산란 분석방법을 제공하는 효과를 가진다.

公开(公告)号：KR101413658B1

公开(公告)日：2014-07-07

申请号：KR1020090038461

申请日：2009-04-30

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일 ,  권기원

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

公开(公告)号：KR101413657B1

公开(公告)日：2014-07-02

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

Abstract: 반도체 소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체 소자는 p형 산화물 박막트랜지스터 및 n형 산화물 박막트랜지스터를 포함하는 상보성(complementary) 소자일 수 있다. 예컨대, 개시된 반도체 소자는 인버터(inverter), NAND 소자, NOR 소자 등과 같은 논리소자일 수 있다.

Abstract translation: 公开了一种半导体器件及其制造方法。 所公开的半导体器件可以是包括p型氧化物薄膜晶体管和n型氧化物薄膜晶体管的互补装置。 例如，所公开的半导体器件可以是诸如反相器，NAND器件，NOR器件等的逻辑器件。

公开(公告)号：KR1020090090853A

公开(公告)日：2009-08-26

申请号：KR1020080016371

申请日：2008-02-22

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박성호

IPC: H01L29/861 ,  B82B3/00 ,  B82B1/00 ,  B82Y40/00

CPC classification number: H01L51/0587 ,  H01L51/0037 ,  H01L51/0038

Abstract: A nano or micro size diode and a method for preparing the same are provided to manufacture a diode having uniform quality by including a rectifying layer having a superior p-n junction. A rectifying layer(35) comprises a first electrode(31), a second electrode(33), a first layer(35a), and a second level(35b). The first layer is interposed between the first electrode and the second level. The second level is interposed between the first layer and the second electrode. The second side(35b2) of the first layer has protrusion. A control layer is included between the second electrode and the rectifying layer.

Abstract translation: 提供纳米尺寸或微尺寸二极管及其制备方法以通过包括具有优良p-n结的整流层来制造具有均匀品质的二极管。 精整层（35）包括第一电极（31），第二电极（33），第一层（35a）和第二层（35b）。 第一层介于第一电极和第二电平之间。 第二级置于第一层和第二层之间。 第一层的第二面（35b2）具有突起。 在第二电极和整流层之间包括控制层。

公开(公告)号：KR101984693B1

公开(公告)日：2019-05-31

申请号：KR1020120027329

申请日：2012-03-16

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박성호 ,  유상훈 ,  장호영

IPC: C01B31/02 ,  H01B5/14 ,  H01L31/042

公开(公告)号：KR1020100104378A

公开(公告)日：2010-09-29

申请号：KR1020090022753

申请日：2009-03-17

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박진환 ,  박성호 ,  신태연

IPC: H01G11/02 ,  H01G11/26 ,  B82Y30/00

CPC classification number: H01G9/0029 ,  H01G9/058 ,  H01G11/26 ,  H01G11/46 ,  H01G11/86 ,  Y02E60/13

Abstract: PURPOSE: An electrode for a super capacitor, the super capacitor using the same, and a manufacturing method thereof are provided to increase the capacity of the super capacitor by adopting the electrode for the supper capacitor, which includes a metal nano structure. CONSTITUTION: An electrode for a super capacitor includes a conductive substrate, a metal nano structure, and a metal oxide. The metal nano structure is formed on the conductive substrate and is a porous metal nano bar or porous metal nano tube. The metal nano structure includes one or more among Au, Ag, Ni, Cu, Pt, Mn, Ru, and Li. The metal oxide is coated on the metal nano structure.

Abstract translation: 目的：提供一种用于超级电容器的电极，使用该超级电容器的超级电容器及其制造方法，以通过采用包括金属纳米结构的超级电容器用电极来增加超级电容器的容量。 构成：用于超级电容器的电极包括导电基底，金属纳米结构和金属氧化物。 金属纳米结构形成在导电性基体上，是多孔金属纳米棒或多孔金属纳米管。 金属纳米结构包括Au，Ag，Ni，Cu，Pt，Mn，Ru和Li中的一种或多种。 金属氧化物被涂覆在金属纳米结构上。

公开(公告)号：KR1020100061064A

公开(公告)日：2010-06-07

申请号：KR1020080119942

申请日：2008-11-28

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  권기원 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일

IPC: H01L29/786

CPC classification number: H01L27/1225 ,  H01L21/8238 ,  H01L27/092 ,  H01L27/1251

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to easily form as a low-temperature process by forming a first oxide channel layer and a second oxide channel layer into an oxide. CONSTITUTION: A first thin film transistor includes a first source(S10), a first drain, a first channel layer, and a first gate. A second thin film transistor includes a second source(S20), a second drain, a second channel layer, and a second gate. One is a p-type oxide layer among the first and the second channel layer. The first and the second thin film transistor is a bottom gate(BG10, BG20) structure or a top gate structure. One is a dual gate including more other gates among the first and the second thin film transistor at least.

Abstract translation: 目的：通过将第一氧化物沟道层和第二氧化物沟道层形成为氧化物，提供半导体器件及其制造方法以容易地形成为低温工艺。 构成：第一薄膜晶体管包括第一源（S10），第一漏极，第一沟道层和第一栅极。 第二薄膜晶体管包括第二源（S20），第二漏极，第二沟道层和第二栅极。 一个是第一和第二沟道层中的p型氧化物层。 第一和第二薄膜晶体管是底栅（BG10，BG20）结构或顶栅结构。 一个是至少包括第一和第二薄膜晶体管中的更多其它栅极的双栅极。

公开(公告)号：KR101436000B1

公开(公告)日：2014-08-29

申请号：KR1020080016371

申请日：2008-02-22

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박성호

IPC: H01L29/861 ,  B82B3/00 ,  B82B1/00 ,  B82Y40/00

CPC classification number: H01L51/0587 ,  H01L51/0037 ,  H01L51/0038

Abstract: 본 발명은, 제1전극, 제2전극 및 상기 제1전극과 상기 제2전극 사이에 개재되며, 제1층 및 제2층을 포함한 전류정제층을 포함하고, 상기 제1층은 상기 제1전극과 상기 제2층 사이에 개재되고, 상기 제2층은 상기 제1층과 상기 제2전극 사이에 개재되고, 상기 제1층은, 상기 제1전극과 전기적으로 연결된 제1면 및 상기 제1층의 제1면과 대향되는 제2면을 갖고, 상기 제1층의 제2면은 돌출부(protrude part)를 가지며, 상기 제2층은, 상기 제1층의 제2면에 위치한 돌출부에 대응된 인입부(recess part)를 갖는 제1면 및 상기 제2층의 제1면에 대향되는 제2면을 갖고, 상기 제2층의 제2면은 상기 제2전극과 전기적으로 연결된 나노 또는 마이크로 크기의 다이오드 및 이의 제조 방법에 관한 것이다.
다이오드

公开(公告)号：KR1020130105149A

公开(公告)日：2013-09-25

申请号：KR1020120027329

申请日：2012-03-16

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박성호 ,  유상훈 ,  장호영

IPC: C01B31/02 ,  H01B5/14 ,  H01L31/042

CPC classification number: Y02E10/50 ,  C01B32/23 ,  C01B2204/04 ,  H01B5/14 ,  H01L31/042

Abstract: PURPOSE: A production method of reduced graphene oxide is provided to obtain the reduced graphene oxide at a room temperature and the atmospheric pressure in short time. CONSTITUTION: A production method of reduced graphene oxide comprises the following steps: forming a graphene oxide layer on a conductive substrate (11) to produce a negative electrode; soaking the negative electrode and a positive electrode in electrolyte containing a base; and applying the voltage to the negative and positive electrodes to reduce graphene oxide.

Abstract translation: 目的：提供减少氧化石墨烯的生产方法，以在短时间内在室温和大气压下获得还原的石墨烯氧化物。 构成：还原型石墨烯氧化物的制造方法包括以下步骤：在导电性基材（11）上形成氧化石墨烯以制造负极; 将负极和正极浸渍在含有碱的电解质中; 并向负极和正极施加电压以减少氧化石墨烯。

公开(公告)号：KR1020100061290A

公开(公告)日：2010-06-07

申请号：KR1020090038461

申请日：2009-04-30

Applicant: 삼성전자주식회사 ,  성균관대학교산학협력단

Inventor： 박재철 ,  송이헌 ,  박영수 ,  김창정 ,  김경국 ,  박성호 ,  이성훈 ,  김상욱 ,  김선일 ,  권기원

IPC: H01L29/786

CPC classification number: H01L27/1225 ,  H01L27/092 ,  H01L27/1251

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve a performance characteristic of the device by reducing a resistance with forming a p+ domain on the central part of a first oxide channel layer. CONSTITUTION: A first oxide channel layer(C10) is formed into a first conductive type oxide on a lower part layer. A first electrode layer covering the first channel layer is formed on the lower part layer. The first electrode layer and a second electrode layer separated are formed. A second oxide channel layer(C20) is formed into a second conductive type oxide on the lower part later. The first electrode layer is patterned. A first source, a first drain and the second drain are formed by the patterning of the first electrode layer.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过在第一氧化物沟道层的中心部分形成p +畴来降低电阻来提高器件的性能特性。 构成：第一氧化物沟道层（C10）在下部层上形成为第一导电型氧化物。 覆盖第一沟道层的第一电极层形成在下部层上。 形成分离的第一电极层和第二电极层。 第二氧化物沟道层（C20）稍后在下部形成第二导电型氧化物。 图案化第一电极层。 通过图案化第一电极层形成第一源极，第一漏极和第二漏极。