公开(公告)号：KR1020100131700A

公开(公告)日：2010-12-16

申请号：KR1020090050426

申请日：2009-06-08

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  석준영

IPC: H01L21/8247 ,  G11C13/02 ,  H01L27/115

CPC classification number: H01L45/04 ,  G11C13/0004 ,  G11C13/02

Abstract: PURPOSE: A resistance random access memory and a method for recording and read-out of information in resistance random access memory are provided to prevent the wrong writing and misreading in reading information by connecting one transistor to a resistance change. CONSTITUTION: A gate insulating layer(221) is formed on a channel region. A gate electrode(222) is formed on each gate insulating layer. A connecting electrode(223) is electrically connected to the gate electrode. A gate line(225) electrically connects the connecting electrode arranged at each row. A bottom electrode(232) is formed on each impurity region.

Abstract translation: 目的：提供电阻随机存取存储器和用于在电阻随机存取存储器中记录和读出信息的方法，以通过将一个晶体管连接到电阻变化来防止读取信息中错误的写入和误读。 构成：在沟道区上形成栅极绝缘层（221）。 在每个栅极绝缘层上形成栅电极（222）。 连接电极（223）与栅电极电连接。 栅极线（225）电连接布置在每一行的连接电极。 在每个杂质区域上形成底部电极（232）。

公开(公告)号：KR101926862B1

公开(公告)日：2018-12-07

申请号：KR1020120045904

申请日：2012-05-01

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  김건환 ,  박민혁

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 가변 저항체 및 저항형 메모리 소자에 관한 것이다. 본 발명의 일 실시예에 따른 저항형 메모리 소자는, 제 1 배선들 및 상기 제 1 배선들과 교차되도록 연장된 제 2 배선들의 교차점에 각각 배치되는 복수의 메모리 셀들의 어레이를 포함하는 저항형 메모리 소자이며, 상기 복수의 메모리 셀들 각각은, 애노드 전극; 상기 애노드 전극 상에 형성되고, 상기 제 1 유전율을 갖는 제 1 유전체층; 상기 제 1 유전체층 상에 형성되고, 상기 제 1 유전율보다 작은 제 2 유전율을 갖는 제 2 유전체층; 상기 제 2 유전체층 상에 형성된 캐소드 전극; 및 상기 제 1 유전체층과 상기 제 2 유전체층 사이의 전하 트랩층을 포함하고, 각 메모리 셀에 전압 신호를 인가하여 유도되는 전하 트랩층의 트랩 전하의 크기에 의한 상기 메모리 셀의 저항 값에 비트 정보를 할당한다.

公开(公告)号：KR101735158B1

公开(公告)日：2017-05-12

申请号：KR1020140104469

申请日：2014-08-12

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  엄태용

IPC: H01L21/66

Abstract: 본발명은반도체소자의제조장치내에서수행되는반복적인공정들의진행모니터링방법및 모니터링시스템에관한것이다. 본발명의일 실시예는, 반도체소자의제조장치에장착되어있는하나이상의센서들에의해상기반복적인공정들중 정상적으로수행된기준공정으로부터제 1 중간신호를수신하여기준패턴을정의하는단계; 상기기준공정이후의동일후 공정으로부터상기하나이상의센서에의해실시간으로제 2 중간신호를수신하여피분석패턴을정의하는단계; 및상기기준패턴과상기피분석패턴을비교하여, 상기동일후 공정의이상유무를판정하는단계를포함하는공정진행모니터링방법을포함한다.

Abstract translation: 技术领域本发明涉及用于制造半导体器件的设备中执行的重复工艺的进展监测方法和监测系统。 本发明的实施例包括：通过附接到半导体器件的制造装置的一个或多个传感器从重复处理中的正常执行的参考处理接收第一中间信号以限定参考图案的步骤; 在由所述至少一个传感器进行的参考处理之后，从相同的后处理中实时接收第二中间信号以定义待分析的图案; 并且将参考模式与分析模式进行比较以确定在相同的后处理中是否存在异常。

公开(公告)号：KR1020140004855A

公开(公告)日：2014-01-14

申请号：KR1020120072047

申请日：2012-07-03

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박민혁 ,  김유진

IPC: H01L27/108 ,  H01L21/8242

Abstract: A capacitance device according to an embodiment includes a substrate; a first dielectric layer placed on the substrate and having positive capacitance; a second dielectric layer placed on the top of the first dielectric layer or between the substrate; and the first dielectric layer having negative capacitance in order to make the whole capacitor of the capacitor device larger than the capacitance of each dielectric layer. The negative capacitance indicates a ferroelectric layer and a composite mixed with a ferroelectric material in order to stabilize the negative capacitance of the ferroelectric layer in an operation temperature area.

Abstract translation: 根据实施例的电容器件包括衬底; 放置在基板上并具有正电容的第一电介质层; 放置在第一介电层的顶部或衬底之间的第二电介质层; 并且具有负电容的第一介电层，以使电容器器件的整个电容器大于每个电介质层的电容。 负电容表示强电介质层和与铁电体材料混合的复合体，以稳定铁电体层的工作温度区域的负电容。

公开(公告)号：KR1020130111754A

公开(公告)日：2013-10-11

申请号：KR1020120033879

申请日：2012-04-02

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박민혁

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L21/28291 ,  H01L23/5252 ,  H01L27/1159 ,  H01L29/45 ,  H01L29/517

Abstract: PURPOSE: A variable resistor and an electronic device using the same are provided to improve a rectifying property by using a ferroelectric layer and a double layer. CONSTITUTION: A ferroelectric layer (FL) is formed between a first electrode (TE) and a second electrode (BE). A double layer (DE) is arranged in the ferroelectric layer. The double layer is arranged in the first electrode or the second electrode. The double layer includes an aluminum oxide layer and a titanium oxide layer. The aluminum oxide layer is in contact with the ferroelectric layer.

Abstract translation: 目的：提供可变电阻器和使用其的电子器件，以通过使用铁电层和双层来提高整流性能。 构成：在第一电极（TE）和第二电极（BE）之间形成铁电层（FL）。 在铁电层中布置双层（DE）。 双层布置在第一电极或第二电极中。 双层包括氧化铝层和氧化钛层。 氧化铝层与铁电层接触。

公开(公告)号：KR101079634B1

公开(公告)日：2011-11-03

申请号：KR1020090106081

申请日：2009-11-04

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  최설 ,  엄태용

IPC: H01L21/3065 ,  H01L21/8247 ,  H01L27/115

Abstract: 본발명은 NH플라즈마를이용하여, 칼코제나이드계박막을에칭하는방법과칼코제나이드계박막증착장치를클리닝하는방법에관한것이다. 본발명에따른칼코제나이드계박막에칭방법은기판상에칼코제나이드계박막이형성되어있는적층구조물을준비하고, 칼코제나이드계박막상에 NH플라즈마를공급하여칼코제나이드계박막을에칭한다. 그리고본 발명에따른칼코제나이드계박막증착장치클리닝방법은칼코제나이드계박막증착장치를이용하여칼코제나이드계박막증착을수행한다음, 칼코제나이드계박막증착장치내부에 NH플라즈마를공급하여칼코제나이드계박막증착장치내부를클리닝한다.

公开(公告)号：KR101071251B1

公开(公告)日：2011-10-10

申请号：KR1020090106075

申请日：2009-11-04

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  최설 ,  엄태용

IPC: H01L21/205 ,  H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 100℃ 이하의 저온에서 H
2 , NH
3 , 알코올과 같은 환원제를 이용하지 않고 칼코제나이드계 박막을 증착할 수 있는 방법에 관한 것이다. 본 발명에 따른 칼코제나이드계 박막 증착방법은 기판 상에 화학식 1로 표현되는 Te 전구체(precursor)에 화학식 2로 표현되는 Ge 전구체 및 화학식 3으로 표현되는 Sb 전구체 중 적어도 하나를 반응시켜 칼코제나이드계 박막을 형성한다. 이때, 화학식 1의 R
1 내지 R
6 , 상기 화학식 2의 R
7 내지 R
10 및 상기 화학식 3의 R
11 내지 R
13 은 알킬(alkyl)이다.

公开(公告)号：KR101036451B1

公开(公告)日：2011-05-24

申请号：KR1020090050432

申请日：2009-06-08

Applicant: 서울대학교산학협력단

Inventor： 황철성

IPC: H01L21/3205 ,  H01L21/28

Abstract: 본 발명은 스토리지 노드의 크기가 균일하게 되는 반도체 소자의 스토리지 노드 형성 방법에 관한 것이다. 본 발명에 따른 스토리지 노드 형성 방법은 반도체 기판 상에 형성된 제1절연막을 식각하여 스토리지 노드 콘택 홀을 형성하고, 스토리지 노드 콘택 홀에 제1전도성 물질을 매립하여 스토리지 노드 콘택 플러그를 형성한 후, 제1절연막 상에 제2절연막을 형성한다. 그리고 제2절연막 상에 보호막을 형성한 후, 스토리지 노드 콘택 플러그의 표면이 노출되도록 보호막과 제2절연막을 식각하여, x의 폭을 갖는 제1홀을 형성한다. 그리고 제1홀의 내측벽으로부터 제2절연막을 α의 폭만큼 등방성 식각하여, 개구부의 폭이 x이고, 내부의 폭이 x+2α인 제2홀을 형성하고, 제2홀의 개구부가 막히도록 보호막의 상부와 제2홀의 내측벽에 제2전도성 물질을 균일증착하여, 2α의 폭을 가지며 제2전도성 물질로 둘러싸인 공간부를 형성한다. 그리고 공간부가 노출되도록, 공간부의 상부에 형성되어 있는 제2전도성 물질과 보호막을 제거한 후, 공간부에 스토리지 노드를 이루는 제3전도성 물질을 매립하고, 제2절연막의 표면이 노출되도록, 제2절연막의 상부에 형성되어 있는 제3전도성 물질을 제거한다. 그리고 제2절연막을 제거하고, 제3전도성 물질의 측방에 형성되어 있는 제2전도성 물질을 제거한다.

公开(公告)号：KR101021973B1

公开(公告)日：2011-03-16

申请号：KR1020080094502

申请日：2008-09-26

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  이현주

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: G11C11/22 ,  H01L45/04 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/146

Abstract: 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법이 개시된다. 본 발명에 따른 비휘발성 기억소자는 하부 전극과 상부 전극 사이에 개재된 메모리층을 구비한다. 메모리층은 강유전체로 이루어지며, 잔류 분극(remanent polarization)의 극성에 따라 정보를 저장하는 정보저장층과, 절연체로 이루어지며, 강유전체가 분극반전되는 경우에는 저항 특성을 나타내고, 강유전체가 분극반전되지 않거나 강유전체가 분극반전 된 후에는 커패시터 특성을 나타내는 스위칭층을 구비한다. 본 발명에 따른 비휘발성 기억소자는 정보의 저장은 강유전체로 이루어진 정보저장층에서 이루어지고, 정보의 판독은 절연체로 이루어진 스위칭층의 특성을 평가하여 이루어지는 새로운 개념의 비휘발성 기억소자이다. 그리고 메모리층을 100nm 이하의 두께로 스케일 다운되어도 데이터 유지능력과 내구성이 우수한 비휘발성 기억소자를 얻을 수 있다.
강유전체, 분극반전, 터널링, 분극

公开(公告)号：KR101001304B1

公开(公告)日：2010-12-14

申请号：KR1020080066120

申请日：2008-07-08

Applicant: 서울대학교산학협력단

Inventor： 황철성 ,  박태주

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/144 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/53 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147

Abstract: 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스 메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와 그 정보판독방법이 개시된다. 본 발명에 따른 저항변화 랜덤 액세스 메모리는 행 및 열로 정렬되는 저항변화기록소자의 어레이를 이룬다. 이 저항변화기록소자는 열의 배열 방향을 따라 소스 영역과 드레인 영역이 형성되며, 소스 영역과 드레인 영역 사이에 채널 영역이 형성되어 있는 기판과 채널 영역 상에 열의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 비트 라인을 구비한다. 그리고 비트 라인 상에 형성되며, 전기적 신호에 의해 저항이 변화되는 물질로 이루어진 저항변화층과 저항변화층 상에 행의 배열 방향을 따라 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어진 워드 라인을 구비한다. 그리고 각각의 저항변화기록소자는 열의 배열 방향으로 인접한 저항변화기록소자와 소스 영역, 드레인 영역 및 비트 라인을 공유하고, 행의 배열 방향으로 인접한 저항변화기록소자와 워드 라인을 공유하여 어레이를 이룬다. 본 발명에 따른 저항변화 랜덤 액세스 메모리와 상전이 랜덤 액세스 메모리는 정보 기록과 정보 판독에 이용되는 부분이 분리되어 있어서, 정보 판독시 인접 소자에 의한 영향을 받지 않게 되어 오독의 우려가 없어지게 된다.