-
公开(公告)号：KR1020050100039A
公开(公告)日：2005-10-18
申请号：KR1020040025198
申请日：2004-04-13
Applicant: 재단법인서울대학교산학협력재단
IPC: B81C1/00
CPC classification number: B81C1/00293 , G01C19/5783
Abstract: 오링을 이용하여 진공상태에서 미소기계소자의 실장 방법 및 이 방법에 의해 진공 실장된 미소기계소자가 개시된다. 본 발명의 미소기계소자의 진공 실장 방법은 동공이 형성된 상부기판과 미소기계소자가 형성된 하부기판을 준비하여 진공챔버에 인입하고, 상기 하부기판의 미소기계소자의 가장자리 상에 오링을 개재하여 하부기판과 상부기판을 정렬한 한 후에 상기 상부기판과 하부기판 사이에 압력을 가하여 상기 오링이 상부기판과 하부기판 사이에서 압착하게 한다. 이어서, 상기 진공챔버를 벤트(vent)시켜서 진공과 대기압의 압력차이로 상부기판과 하부기판을 진공실장하고, 상기 상부기판과 하부기판 사이의 압력을 제거한다. 본 발명은 동공의 가스누설과 동공 내로의 가스방출이 없으면서도 공정이 간단하게 미소기계소자를 진공실장할 수 있다.
-
公开(公告)号：KR100484891B1
公开(公告)日：2005-04-28
申请号：KR1020020056807
申请日：2002-09-18
Applicant: 재단법인서울대학교산학협력재단
Inventor： 이호영
IPC: H01L23/12
CPC classification number: H01L2224/2919 , H01L2924/01005 , H01L2924/014 , H01L2924/0665 , H01L2924/00
Abstract: 간단한 공정을 이용한 플립 칩 탑재방법에 관해 개시한다. 이를 위해 본 발명은, 플립 칩(flip chip)이 탑재될 수 있는 인쇄회로기판(PCB)을 준비하는 단계와, 인쇄회로기판에서 플립 칩이 탑재되는 위치에 솔더필(solderfill)을 위치시키는 단계와, 솔더필 위에 반도체 칩을 위치시키는 단계와, 솔더필 및 반도체 칩이 탑재된 상기 인쇄회로기판을 리플로우(reflow)시키는 단계를 구비하는 것을 특징으로 하는 플립 칩 탑재 방법을 제공한다. 여기서 솔더필은 솔더 범프 소재와 언더필 소재가 인쇄회로기판 및 반도체 칩의 연결부와 조화되도록 만들어진 박편(slice)이다. 따라서, 반도체 패키지의 제조공정을 단순화시키고 신뢰성을 향상시킬 수 있다.
-
公开(公告)号：KR1020040025378A
公开(公告)日：2004-03-24
申请号：KR1020020057331
申请日：2002-09-19
Applicant: 재단법인서울대학교산학협력재단
Inventor： 이호영
IPC: H01L21/56
CPC classification number: H01L2224/2919 , H01L2924/01005 , H01L2924/014 , H01L2924/0665 , H01L2924/00
Abstract: PURPOSE: A solder-fill of a semiconductor package process and a fabricating method thereof are provided to form an under-fill and mount easily a semiconductor chip on a substrate by performing only a thermal process without using a dispenser. CONSTITUTION: A solder-fill(130) of a semiconductor package process includes an under-fill material(134) and a solder bump material(132). The under-fill material(134) is used as a filling material inserted between a semiconductor chip and a substrate in the semiconductor package process. The solder bump material(132) is formed with a shape of column corresponding to a shape of a pad of the semiconductor chip in the under-fill material(134). The height of the solder bump material(132) is equal to the height of the under-fill material(134).
Abstract translation: 目的：提供半导体封装工艺的焊料填充及其制造方法，以通过仅使用热处理而不使用分配器，在基板上容易地形成欠填充并安装半导体芯片。 构成：半导体封装工艺的焊料填充（130）包括欠填充材料（134）和焊料凸点材料（132）。 在半导体封装工艺中，填充材料（134）用作在半导体芯片和衬底之间插入的填充材料。 焊料凸块材料（132）形成为与填充材料（134）中的半导体芯片的焊盘的形状相对应的列的形状。 焊料凸起材料（132）的高度等于下填充材料（134）的高度。
-
公开(公告)号：KR1020040025377A
公开(公告)日：2004-03-24
申请号：KR1020020057330
申请日：2002-09-19
Applicant: 재단법인서울대학교산학협력재단
Inventor： 이호영
IPC: H01L21/56
CPC classification number: H01L2224/16225 , H01L2224/73204
Abstract: PURPOSE: A method for increasing adhesion strength between a solder mask and an under-fill in a semiconductor fabrication process is provided to enhance the binding force by reprocessing a surface of the solder mask. CONSTITUTION: A semiconductor substrate including a solder mask is prepared. A swelling process for a surface of the semiconductor substrate is performed within a bath including the swelling solution(P1). The second rising process is performed to rinse the semiconductor substrate by using the distilled water(P2). The swelled surface of the semiconductor substrate is etched by performing an etching process(P3). The second rinsing process for the semiconductor substrate is performed(P4). A permanganate reducer process is performed(P5). The third rinsing process is performed(P6). A dry process is performed to dry the semiconductor substrate(P7).
Abstract translation: 目的：提供一种在半导体制造工艺中增加焊料掩模和欠填充之间的粘合强度的方法，以通过再处理焊料掩模的表面来增强粘结力。 构成：制备包括焊料掩模的半导体衬底。 在包括溶胀溶液（P1）的浴中进行用于半导体衬底的表面的溶胀工艺。 进行第二次上升处理，以使用蒸馏水（P2）冲洗半导体衬底。 通过进行蚀刻工艺（P3）蚀刻半导体衬底的膨胀表面。 进行半导体基板的第二冲洗工序（P4）。 进行高锰酸盐还原剂处理（P5）。 执行第三次冲洗处理（P6）。 进行干燥处理以干燥半导体衬底（P7）。
-
公开(公告)号：KR1020040025019A
公开(公告)日：2004-03-24
申请号：KR1020020056807
申请日：2002-09-18
Applicant: 재단법인서울대학교산학협력재단
Inventor： 이호영
IPC: H01L23/12
CPC classification number: H01L2224/2919 , H01L2924/01005 , H01L2924/014 , H01L2924/0665 , H01L2924/00
Abstract: PURPOSE: A method for mounting a flip chip using a simple process is provided to simplify a process for mounting a flip chip by performing only a thermal process without changing an existing apparatus. CONSTITUTION: A PCB(Printed Circuit Board) is prepared to mount a flip chip. A solder-fill is located at a predetermined position of the PCB on which the flip chip is mounted(B1). A semiconductor chip is located on the solder-fill(B2). A reflow process for the PCB including the solder-fill and the semiconductor chip is performed(B3). The solder-fill is a thin section, which is formed with a material for solder bump and a material for under-fill according to a structure of the semiconductor chip and a structure of the PCB.
Abstract translation: 目的：提供一种使用简单工艺安装倒装芯片的方法，以简化仅通过仅进行热处理而不改变现有设备来安装倒装芯片的工艺。 规定：PCB（印刷电路板）准备安装倒装芯片。 焊料填充物位于其上安装有倒装芯片的PCB的预定位置（B1）。 半导体芯片位于焊料填充物（B2）上。 执行包括焊料填充和半导体芯片的PCB的回流工艺（B3）。 焊料填充是根据半导体芯片的结构和PCB的结构形成的用于焊料凸块的材料和用于欠填充的材料的薄部分。
-
Patent Agency Ranking
公开(公告)号：KR100787780B1
公开(公告)日：2007-12-24
申请号：KR1020060120296
申请日：2006-12-01
Applicant: 재단법인서울대학교산학협력재단
Abstract: A thermal interface junction structure using carbon nano-tube and a method thereof are provided to improve the conductivity by inserting a thermal interface material into the gap formed between two metal surfaces which are joined by mutual thermal interface junction and coating as carbon nano-tube very small gap which can not be filled with the thermal interface material. For a thermal interface junction in order to deliver heat by contacting the two of metal surfaces together, the thermal interface junction structure using carbon nano-tube is the structure that the contacted surface of each metal is coated by the carbon nano-tube, and that uses the carbon nano-tube which inserts the thermal interface material between the contacted surfaces of metals. The conductivity between two metals which are joined by mutual thermal interface junction can be improved.
Abstract translation: 提供使用碳纳米管的热界面结构及其方法，以通过将热界面材料插入形成在两个金属表面之间的间隙中以提高导电性，所述间隙通过相互热界面连接和作为碳纳米管的涂层非常连接 不能用热界面材料填充的小间隙。 为了通过将两个金属表面接触而传递热量的热界面结，使用碳纳米管的热界面结结构是每个金属的接触表面被碳纳米管涂覆的结构，并且 使用在金属的接触表面之间插入热界面材料的碳纳米管。 可以提高通过相互热界面接合连接的两种金属之间的导电性。
-
公开(公告)号：KR1020070018457A
公开(公告)日：2007-02-14
申请号：KR1020050073182
申请日：2005-08-10
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: H05K7/20 , B82Y30/00 , C01B32/158
Abstract: 탄소나노튜브가 삽입된 방열 시트를 이용한 전자부품 냉각장치 및 그 제조방법이 개시된다. 본 발명의 냉각장치의 제조방법은 프린트회로기판 상에 전자부품을 장착하고, 전자부품 상에 상하 길이방향으로 형성된 탄소나노튜브와 고분자 수지로 구성된 방열 시트를 정렬하여 위치시킨다. 방열 시트 상에 히트싱크를 정렬하여 위치시키고 방열 시트를 리플로우(reflow)시켜서 전자부품과 히트싱크를 방열 시트가 개재된 상태에서 접착시킨다. 열전도율이 좋은 탄소나노튜브를 사용하여 열전도 효율을 극대화할 수 있으며, 복잡한 조립공정을 사용하지 않고 전자부품과 히트싱크를 용이하게 조립할 수 있다.
방열 시트, 탄소나노튜브, 히트싱크, 열방출Abstract translation: 公开了一种使用其中插入有碳纳米管的散热片的电子部件冷却装置及其制造方法。 制造根据本发明的冷却装置的方法是通过安装在印刷电路板上的电子元件定位，并且与形成于电子部件上的垂直纵向方向上的聚合物树脂排列的碳纳米管构成的散热片。 通过定位成对准片和回流散热片（回流）在散热器辐射在夹着电子部件的散热片和散热装置的状态被附着。 通过使用具有良好导热性的碳纳米管并且可以在不使用复杂的组装过程的情况下容易地组装电子部件和散热器，可以使热传导效率最大化。
-
公开(公告)号：KR100484888B1
公开(公告)日：2005-04-28
申请号：KR1020020068776
申请日：2002-11-07
Applicant: 재단법인서울대학교산학협력재단
Inventor： 이호영
IPC: H01L23/12
CPC classification number: H01L2224/2919 , H01L2924/01005 , H01L2924/014 , H01L2924/0665 , H01L2924/00
Abstract: 간단한 공정을 이용한 플립 칩 탑재방법에 관해 개시한다. 이를 위해 본 발명은, 반도체 칩 위에 솔더필을 먼저 부착하거나, 혹은 인쇄회로기판 위에 솔더필을 먼저 부착하여 일체형으로 만든 상태에서 반도체 칩, 솔더필 및 인쇄회로기판을 리플로우(reflow) 공정을 통하여 전기적으로 서로 연결되도록 하는 것을 특징으로 하는 플립 칩 탑재 방법을 제공한다. 여기서 솔더필은 솔더 범프 소재와 언더필 소재가 인쇄회로기판 및 반도체 칩의 연결부와 조화되도록 만들어진 박편(slice)이다. 따라서, 반도체 패키지의 제조공정을 단순화시키고 신뢰성을 향상시킬 수 있다.
-
公开(公告)号：KR1020080019347A
公开(公告)日：2008-03-04
申请号：KR1020060081522
申请日：2006-08-28
Applicant: 재단법인서울대학교산학협력재단
Abstract: A method for forming an electron emitter tip is provided to obtain a uniform brightness from the electron emitter tip by growing carbon nano structures having the same growth lengths. A groove(110) is formed on a substrate. An electrode layer(120) is formed at a bottom of the groove on the substrate. A cap(130) is positioned on the substrate, on which an electrode layer is formed. A carbon nano structure is formed on the electrode layer inside the groove by using a CVD(Chemical Vapor Deposition) process. A photoresist film is applied on the substrate. The substrate with the photoresist film is diced to form the groove. The photoresist film is lifted off.
Abstract translation: 提供形成电子发射极尖端的方法，以通过生长具有相同生长长度的碳纳米结构从电子发射极尖端获得均匀的亮度。 在基板上形成有槽（110）。 电极层（120）形成在基板上的凹槽的底部。 帽（130）位于基底上，在其上形成电极层。 通过使用CVD（化学气相沉积）工艺在凹槽内的电极层上形成碳纳米结构。 将光致抗蚀剂膜施加在基板上。 将具有光致抗蚀剂膜的基板切割以形成凹槽。 剥离光致抗蚀剂膜。
-
20.发明授权나노 전해도금법을 이용한 수지상 구조의 구리 팁의형성방법 및 이를 이용한 탄소나노화이버 및탄소나노코일의 형성방법 失效使用纳米电镀形成牙科铜尖的方法和使用其形成碳纳米纤维和碳纳米线的方法
公开(公告)号：KR100804496B1
公开(公告)日：2008-02-20
申请号：KR1020060033169
申请日：2006-04-12
Applicant: 재단법인서울대학교산학협력재단
Abstract: 나노 전해도금법을 이용한 수지상 구조의 구리 팁 및 이를 이용한 탄소나노화이버와 탄소나노코일의 형성방법이 개시된다. 본 발명의 구리 팁의 형성방법은 표면에 구리 씨드층이 형성된 음극 기판을 금속 양극 기판와 함께 구리 전해액을 포함하는 도금액이 채워진 도금조에 담근다. 음극 기판 및 양극 기판에 펄스 전압을 인가하여 음극 기판 상에 수지상 구조를 갖는 구리 팁을 형성한다. 구리 전해액은 황산구리, 황산, 염산으로 구성되는 것이 바람직하며, 구리 팁의 소오스는 구리 전해액에 있는 구리 이온인 것을 특징으로 한다. 나노 전해도금법을 사용하여 마이크로 구리 팁을 형성하여, 이를 이용하여 탄소나노화이버 및 탄소나노코일을 형성하여 전계방출 디스플레이의 전자방출 팁 또는 전계방출 방식의 백라이트 광원으로 사용할 수 있으며, 그 밖에 표면적의 증가로 인한 방열소재, 복합재, 전자파 차폐 등 다양한 분야에서 적용될 수 있다.
전해도금법, 구리 팁, 탄소나노화이버, 탄소나노코일, 수지상 구조
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.022 seconds)
