-
公开(公告)号：KR100935936B1
公开(公告)日：2010-01-11
申请号：KR1020080047092
申请日：2008-05-21
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: G11C17/00 , H01L21/8239 , H01L23/12
Abstract: 본 발명은 적층 메모리 장치에 관한 것이다. 적층 메모리 장치에 있어서, 적층된 다수의 메모리층을 각각 포함하는 두 개 이상의 메모리부와 메모리부들 사이에 형성된 것으로, 디코더를 구비하는 적어도 하나의 능동회로부 포함하는 적층 메모리 장치를 제공한다.
-
公开(公告)号：KR1020090084236A
公开(公告)日：2009-08-05
申请号：KR1020080010291
申请日：2008-01-31
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
Abstract: A memory chip array is provided to reduce the whole size by arranging a circuit related to column operation such as a sense amplifier and a column decoder. A memory chip array comprises a plurality of cell arrays(20) and a row decoder. The row decoder comprises a low select(22) and a pre-decoder(21), and the low select is formed in one-side of each cell array. A plurality of cell arrays are connected to pre-decoder in common, and the sense amplifier and the column decoder(23) are formed in the lower-part of each cell array.
Abstract translation: 提供存储器芯片阵列以通过布置与诸如读出放大器和列解码器的列操作相关的电路来减小整体尺寸。 存储芯片阵列包括多个单元阵列（20）和行解码器。 行解码器包括低选择（22）和预解码器（21），并且低选择形成在每个单元阵列的一侧。 多个单元阵列共同连接到预解码器，并且读出放大器和列解码器（23）形成在每个单元阵列的下部。
-
公开(公告)号：KR101636906B1
公开(公告)日：2016-07-07
申请号：KR1020090131298
申请日：2009-12-24
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
Abstract: 디스플레이장치의전력소비를감소시킬수 있는게이트구동장치및 게이트구동방법이개시된다. 개시된게이트구동장치및 게이트구동방법은, 이전의화소행을선택한후에다음의화소행을선택하는동안, 이전의화소행으로부터방전되는전류를다음의화소행에제공한다. 따라서, 이전의화소행에서버려지는전류를다음의화소행에서재활용할수 있으며, 각각의화소행을선택하기위하여필요한전류를감소시킬수 있다. 그결과, 개시된게이트구동장치및 게이트구동방법을채용한디스플레이장치는소비전력이전반적으로감소할수 있다.
-
公开(公告)号：KR101309399B1
公开(公告)日：2013-09-17
申请号：KR1020110144872
申请日：2011-12-28
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 두 개의 밴드갭 코어를 이용하여 공급전압을 레귤레이팅하는 밴드갭 레퍼런스 회로에 관한 것으로서, 밴드갭 레퍼런스 전압회로에 있어서, 처음 스타트-업 시 공급전압(VDD)을 인가 받아 기준전압(Vref)를 생성하여 출력하는 제1 밴드갭 코어부; 공급전압(VDD)를 인가 받고, 상기 제1 밴드갭 코어부에서 출력된 제1 기준전압(Vref)을 인가 받아 레귤레이팅 전압(VDDL)을 생성하여 출력하는 레귤레이팅 회로부; 및 상기 레귤레이팅 회로부에서 출력된 레귤레이팅 전압(VDDL)을 인가 받아 밴드갭 기준전압(VBG)을 생성하여 출력하는 제2 밴드갭 코어부를 포함하고, 상기 제2 밴드갭 코어부에서 출력된 밴드갭 기준전압(VBG)은 상기 처음 스타트-업 이후 상기 레귤레이팅 회로부의 입력 기준전압으로 피트백되는 것을 특징으로 한다. 본 발명에 따르면 구동초기 후에도 스타트-업 실패가 발생하지 않고 언제나 정격의 밴드갭 기준전압을 출력할 수 있는 효과가 있다.
-
公开(公告)号：KR1020130076324A
公开(公告)日：2013-07-08
申请号：KR1020110144872
申请日：2011-12-28
Applicant: 성균관대학교산학협력단
CPC classification number: G05F1/465 , G11C5/146 , G11C11/4074
Abstract: PURPOSE: A bandgap reference circuit which regulates a supply voltage using two bandgap cores is provided to output a rated bandgap reference voltage anytime without generation of start-up failure after initial time of driving. CONSTITUTION: A first bandgap core part (210) outputs a reference voltage by receiving a supply voltage (VDD) during initial start-up. A regulating circuit part (240) is applied with the supply voltage, and generates and outputs a regulating voltage (VDDL) by receiving a first reference voltage outputted from the first bandgap core part. A second bandgap core part (220) outputs a bandgap reference voltage (VBG) by receiving the regulating voltage outputted from the regulating circuit part. The bandgap reference voltage is fed back to an input reference voltage of the regulating circuit part after the initial start-up.
Abstract translation: 目的：提供使用两个带隙磁芯调节电源电压的带隙参考电路，以便在初始驱动后不产生启动故障，随时输出额定带隙基准电压。 构成：第一带隙核心部分（210）通过在初始启动期间接收电源电压（VDD）来输出参考电压。 调节电路部分（240）施加电源电压，并通过接收从第一带隙芯部分输出的第一参考电压来产生并输出调节电压（VDDL）。 第二带隙核心部分（220）通过接收从调节电路部分输出的调节电压来输出带隙参考电压（VBG）。 在初始启动后，带隙参考电压被反馈到调节电路部分的输入参考电压。
-
Patent Agency Ranking
公开(公告)号：KR1020120094640A
公开(公告)日：2012-08-27
申请号：KR1020110014022
申请日：2011-02-17
Applicant: 성균관대학교산학협력단
CPC classification number: H03L7/0891 , H03L7/087 , H03L7/099 , H03L7/0998
Abstract: PURPOSE: A phase locked loop having a phase interpolation function and a method for phase interpolation in a phase locked loop are provided to generate a spectrum spread clock which can reduce electromagnetic interference in a high frequency by using phase-locked loop having the phase interpolation function. CONSTITUTION: A voltage controlled oscillator(110) generates a plurality of output clocks having different phases at the same phase interval. A MUX(Multiplexer)(120) selects two neighboring clocks from the output clocks which are generated from the voltage controlled oscillator. A frequency divider(160) respectively inputs clocks selected from the MUX. Two phase comparators(131,132) respectively compare divided two clocks with a reference clock coming from the outside. Two charge pumps(141,142) output currents according to signals which are generated from the phase comparator.
Abstract translation: 目的：提供具有相位插值功能的锁相环和锁相环中的相位插值方法，以产生频谱扩展时钟，通过使用具有相位插值函数的锁相环可以降低高频电磁干扰 。 构成：压控振荡器（110）以相同的相位间隔产生具有不同相位的多个输出时钟。 MUX（多路复用器）（120）从由压控振荡器产生的输出时钟中选择两个相邻时钟。 分频器（160）分别输入从MUX选择的时钟。 两相比较器（131,132）分别比较了两个时钟与来自外部的参考时钟。 两个电荷泵（141,142）根据从相位比较器产生的信号输出电流。
-
公开(公告)号：KR1020110074361A
公开(公告)日：2011-06-30
申请号：KR1020090131298
申请日：2009-12-24
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
Abstract: PURPOSE: A gate driving device and a gate driving method are provided to recycle a next pixel row by providing current discharged from a previous pixel row for the next pixel column. CONSTITUTION: A plurality of shifts(101,102,103,104) include a set signal input terminal, a first clock input terminal, a second clock input terminal, and an output terminal. A plurality of switches transfer the residual current discharged from each shift to the output of the other shift. A switch control unit(120) controls switching operations of a plurality of switches. A clock generator(110) generates a plurality of clocks to be inputted into the first clock input terminal and the second clock input terminal. The clock generator repeatedly generates sequentially three phase-shifted clock signals.
Abstract translation: 目的：提供一种栅极驱动装置和栅极驱动方法，用于通过从下一像素列的先前像素行排出的电流来再循环下一个像素行。 构成：多个位移（101,102,103,104）包括设定信号输入端子，第一时钟输入端子，第二时钟输入端子和输出端子。 多个开关将从每个移位放电的剩余电流传送到另一个移位的输出。 开关控制单元（120）控制多个开关的开关动作。 时钟发生器（110）产生要输入到第一时钟输入端和第二时钟输入端的多个时钟。 时钟发生器反复产生三个相移时钟信号。
-
公开(公告)号：KR1020110052951A
公开(公告)日：2011-05-19
申请号：KR1020090109707
申请日：2009-11-13
Applicant: 한화테크윈 주식회사 , 성균관대학교산학협력단
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11521 , H01L21/265 , H01L21/823871 , H01L21/823892 , H01L29/66825
Abstract: PURPOSE: A nonvolatile memory is provided to increase integration and reduce the size of a memory by using only one MOSFET at each memory cell. CONSTITUTION: A first n type well(101) and a second n type well(111) are separately formed on a p type substrate. A floating gate(12) is formed on the first and second n type wells. A first metal electrode(105) is formed on one side of the floating gate. A second metal electrode(115) is formed on the other side of the floating gate. A first p+ type junction unit(104) and a first n+ type junction unit(103) are formed under the first metal electrode.
Abstract translation: 目的：提供非易失性存储器，通过在每个存储单元中仅使用一个MOSFET来增加集成度并减小存储器的尺寸。 构成：在p型衬底上分别形成第一n型阱（101）和第二n型阱（111）。 浮动栅极（12）形成在第一和第二n型阱上。 第一金属电极（105）形成在浮动栅极的一侧。 第二金属电极（115）形成在浮动栅极的另一侧。 在第一金属电极下面形成有第一p +型接合单元（104）和第一n +型接合单元（103）。
-
-
公开(公告)号：KR101496148B1
公开(公告)日：2015-02-27
申请号：KR1020080096027
申请日：2008-09-30
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/786
CPC classification number: H01L29/7869 , H01L27/1225 , H01L27/1251 , H01L29/66969 , H01L29/78621 , H01L29/78648 , H01L29/78696
Abstract: 박막트랜지스터를 포함하는 반도체소자 및 그 제조방법에 관해 개시되어 있다. 개시된 반도체소자는 자기 정렬(self-align) 탑(top) 게이트 구조를 갖는 산화물 박막트랜지스터를 포함할 수 있다. 상기 산화물 박막트랜지스터는, 제1소오스영역, 제1드레인영역 및 그들 사이의 제1채널영역을 갖는 제1산화물반도체층, 및 상기 제1채널영역 상에 순차 적층된 제1게이트절연층과 제1게이트전극을 포함할 수 있다. 상기 제1산화물반도체층 아래에 바텀게이트전극이 더 구비될 수 있고, 상기 제1산화물반도체층은 다층 구조를 가질 수 있다.
Abstract translation: 公开了包括薄膜晶体管的半导体器件及其制造方法。 所公开的半导体器件可以包括具有自对准顶栅结构的氧化物薄膜晶体管。 所述氧化物薄膜晶体管包括：第一氧化物半导体层，其具有第一源极区，第一漏极区和位于其间的第一沟道区;以及第一栅极绝缘层，顺序地堆叠在所述第一沟道区上， 栅电极。 底栅电极可以进一步形成在第一氧化物半导体层之下，并且第一氧化物半导体层可以具有多层结构。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.026 seconds)
