-
公开(公告)号：KR1020010105017A
公开(公告)日：2001-11-28
申请号：KR1020000026610
申请日：2000-05-18
Applicant: 한국과학기술원
IPC: H01L31/0256
Abstract: 본 발명은 CBD(Chemical bath deposition)법을 이용하여 황화카드뮴(CdS) 박막을 제조함에 있어서, 카드뮴(Cd) 이온과 황(S) 이온이 용해되어 있는 용액을 가열시키는 열원을 기판의 상부에 설치함으로써 기판에서 Cd 이온과 S 이온이 반응하여 CdS 막을 형성하는 CdS막의 제조방법 및 장치에 관한 것이다.
본 발명은 용액에 함침되어 있는 기판 상부에 용액을 가열시키는 열원인 히터를 설치하여 기판이 가장 높은 온도를 갖도록 하고, 용액의 온도는 기판에서 멀어질수록 감소하게 함으로써 기판부근의 용액중에서 Cd 이온과 S 이온이 반응하여 CdS 입자의 생성을 억제하는 동시에 기판에서 Cd 이온과 S 이온이 반응하여 CdS 막이 생성되는 불균일 반응을 촉진하고 CdS막의 성장을 증가시키는 것을 목적으로 한다.-
公开(公告)号：KR1020010103866A
公开(公告)日：2001-11-24
申请号：KR1020000024438
申请日：2000-05-08
Applicant: 한국과학기술원
IPC: H01L21/31
Abstract: 본 발명은 다결정 규소 박막의 제조방법에 관한 것으로 보다 상세하게는 LCD용 TFT, SRAM, 태양전지, EEPROM 등의 반도체 소자의 제조에 사용되는 것으로서 비정질 규소 박막에 점도가 높은 금속용액을 이용하여 금속 성분을 흡착시킨 후 열처리함으로써 저온에서 대면적의 다결정 규소 박막의 제조방법에 관한 것이다.
본 발명은 기판에 CVD법 또는 스퍼터링법에 의하여 비정질 규소 박막을 제조하는 공정; 금속원소 또는 금속 화합물을 점도가 높은 유기용매에 녹이거나 묽은 산 또는 물에 녹인 후 점도가 높은 유기용매와 혼합하여 금속용액을 제조하는 공정; 상기 비정질 규소 박막에 상기 금속용액의 피막을 형성하는 공정; 금속용액의 피막을 건조시켜 금속 성분을 흡착시키는 공정; 전기 공정을 통하여 얻은 금속 성분이 흡착된 비정질 규소 박막을 불활성기체 분위기 중에서 400℃에서 600℃의 온도로 열처리하여 결정화시키는 공정을 포함한다.
본 발명은 종래에 열처리 온도를 낮출 수 없는 금속들에도 적용이 가능하여 열처리 온도를 100℃ 이상 낮출 수 있게 되며 물방울이 형성되지 않게 제어하여 균일한 피막을 통해 금속을 흡착시킴으로써 공정의 균일성 및 재현성을 향상시킬 수 있다.-
公开(公告)号：KR1019960026120A
公开(公告)日：1996-07-22
申请号：KR1019940038136
申请日：1994-12-28
Applicant: 한국과학기술원
IPC: H01L21/20
Abstract: 본 발명은 다결정 규소박막의 제조방법에 관한 것이다. 좀더 구체적으로, 본 발명은 비정질 규소박막에 금속을 흡착시켜 열처리함으로써, 낮은 온도에서 대면적의 다결정 규소박막을 경제적으로 제조할 수 있는 방법에 관한 것이다. 본 발명의 제조방법은 기판을 세척하고 LPCVD 또는 PECVD법에 의해 비정질 규소박막을 증착시키는 공정; 전기 공정에서 수득한 비정질 규소박막이 증착된 기판에 스핀코팅법으로 규소박막 상에 금속용액을 흡착시키는 공정; 및, 불활성가스 분위기 하에서 전기 공정에서 수득한 금속용액이 흡착된 규소박막을 450 내지 600℃의 온도에서 열처리하는 공정을 포함하며, 본 발명에 의해 종래의 방법보다 100℃ 이상 낮은 온도에서 다결정 규소박막을 제조할 수 있으므로, 석영 등의 고가의 기판 대신 저렴한 유리기판을 사용할 수 있는 동시에 대면적의 다결정 규소박막을 경제적으로 제조할 수 있다는 것이 확인되었다.
-
14.发明授权Se이 부족한 (In,Ga)Se/Cu 적층 구조의 전구체를 이용한 CIGS 박막 제조방법 有权Se InGaSe / Cu CIGS从Se缺陷堆叠的InGaSe / Cu前体制备CIGS薄膜
公开(公告)号：KR101633024B1
公开(公告)日：2016-06-23
申请号：KR1020140097271
申请日：2014-07-30
Applicant: 한국과학기술원
IPC: H01L31/0749 , H01L31/18 , H01L31/0256 , H01L31/04
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 본발명은 CIGS 박막제조방법및 이렇게제조된태양전지의광흡수층인 CIGS 박막을포함하는태양전지에관한것이다. 본발명은 Se이포함된 (In,Ga)Se/Cu 적층전구체구조를이용하여외부 Se 공급없이 CIGS 박막을성장시킴으로써, 셀렌화공정에서유발되는기판과의흡착문제를해결하고공극없이 CIGS 광흡수층을형성할수 있고, 이공정을적용함으로써재현성이우수한대면적박막태양전지를제조할수 있다.
-
公开(公告)号：KR1020140081970A
公开(公告)日：2014-07-02
申请号：KR1020120150409
申请日：2012-12-21
Applicant: 한국과학기술원
IPC: H01L31/0749 , H01L31/042 , H01L31/18
CPC classification number: Y02E10/50 , Y02P70/521 , H01L31/0749 , H01L31/042 , H01L31/18
Abstract: The present invention relates to a method for enhancing a fill factor of a Cu(In,Ga)Se^2 (referred to as CIGS, hereinafter) thin film solar cell using a Cd-free buffer layer such as an oxide or a sulfide having wide band gap energy. In detail, when oxide and sulfide thin films used as a buffer layer are manufactured by using an atomic layer deposition method, compositions within the thin films are adjusted to fabricate a buffer layer having a dual-layer structure having different electrical characteristics. Thus, a relatively low fill factor generated in a CIGS thin film solar cell using an oxide or a sulfice having low electrical conductivity in a buffer layer can be resolved. The structure of the CIGS thin film solar cell using the dual-layer buffer layer fabricated according to the present invention, and a fill factor and light conversion efficiency of the solar cell can be enhanced.
Abstract translation: 本发明涉及使用不含Cd的缓冲层（例如氧化物或硫化物）来提高Cu（In，Ga）Se 2（以下称为CIGS）薄膜太阳能电池的填充因子的方法， 宽带隙能量。 详细地，当使用原子层沉积方法制造用作缓冲层的氧化物和硫化物薄膜时，调整薄膜内的组成以制造具有不同电特性的双层结构的缓冲层。 因此，可以解决在缓冲层中使用氧化物或具有低电导率的硫化物的CIGS薄膜太阳能电池中产生的相对较低的填充因子。 可以提高使用根据本发明制造的双层缓冲层的CIGS薄膜太阳能电池的结构以及太阳能电池的填充因子和光转换效率。
-
Patent Agency Ranking
公开(公告)号：KR101109690B1
公开(公告)日：2012-02-20
申请号：KR1020090059727
申请日：2009-07-01
Applicant: 한국과학기술원
Abstract: 본 발명은 하향식 선형 증발원 및 이를 이용한 박막 형성 장치에 관한 것으로서, 좀더 상세하게는 노즐을 이용해 기화된 증착물질을 기판 상측에서 하향 분사하여 증착시키도록 구성되어, 구성을 단순화시킴과 아울러 증착 효율을 향상시킬 수 있도록 하는 하향식 선형 증발원 및 이를 이용한 박막 형성 장치를 제공하는 것이다.
증착, 하향식 선형 증발원, 박막 형성 장치.-
公开(公告)号：KR100995394B1
公开(公告)日：2010-11-19
申请号：KR1020090013552
申请日：2009-02-18
Applicant: 한국과학기술원
IPC: H01L31/18 , H01L31/0445
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 본원발명은 박막 태양전지의 박막 형성장치에 관한 것이다. 상기 박막 태양전지의 박막 형성장치는 박막 태양전지의 박막을 형성하기 위하여 증기를 배출하는 배출수단이 서로 나란하게 배치되어, 태양전지용 그래파이트(graphite) 기판의 상부면에 연속적으로 박막을 형성할 수 있다.
상세하게, 상기 배출수단은, 태양전지용 그래파이트 기판의 전면에 밴드갭이 큰 p형 반도체 소스의 증기를 배출하는 배출구를 포함하는 밴드갭이 큰 p형 반도체층을 형성하는 제 1 배출수단, 상기 밴드갭이 큰 p형 반도체층의 상부면에 밴드갭이 작은 p형 반도체 소스의 증기를 배출하는 배출구를 포함하는 밴드갭이 작은 p형 반도체층을 형성하는 제 2 배출수단, 상기 밴드갭이 작은 p형 반도체층의 상부면에 n형 반도체 소스의 증기를 배출하는 배출구를 포함하는 n형 반도체층을 형성하는 제 3 배출수단 및 상기 n형 반도체층이 형성된 그래파이트 기판에 후속 열처리용 증기를 배출하는 배출구를 포함하는 제 4 배출수단으로 구성되어 있다.
박막 태양전지, 박막 형성장치, 배출수단, 이동수단-
公开(公告)号：KR100381915B1
公开(公告)日：2003-04-26
申请号：KR1020000065260
申请日：2000-11-03
Applicant: 한국과학기술원
IPC: H01L21/205
Abstract: PURPOSE: A chemical vapor deposition(CVD) apparatus using microwave is provided to solve a charging problem, stress problem or problem of a high etch rate, and to use a conventional process having a low deposition rate by accelerating a chemical deposition. CONSTITUTION: The CVD apparatus using microwave is composed of a microwave generating unit(100), a waveguide unit(200) and a heating unit(300) which are made as one body. The microwave generating unit includes a magnetron(110), a control unit(120) and a power supply unit(130). The waveguide unit includes a waveguide(210), an intercepting unit(220), a matching unit(230) and an indicator(240).
Abstract translation: 目的：提供使用微波的化学气相沉积（CVD）设备以解决充电问题，应力问题或高蚀刻速率的问题，并且通过加速化学沉积使用具有低沉积速率的常规工艺。 组成：使用微波的CVD设备由一体制成的微波发生单元（100），波导单元（200）和加热单元（300）组成。 微波产生单元包括磁控管（110），控制单元（120）和电源单元（130）。 波导单元包括波导（210），拦截单元（220），匹配单元（230）和指示器（240）。
-
公开(公告)号：KR100280102B1
公开(公告)日：2001-03-02
申请号：KR1019980042816
申请日：1998-10-13
Applicant: 한국과학기술원
IPC: H01L21/28
Abstract: 본 발명은 고집적회로 반도체소자에 이용되는 모스 트랜지스터에서의 콘택 형성에 있어서, 코발트-카본 합금박막을 이용한 단결정 코발트다이실리사이드(epitaxial cobalt disilicide)의 형성방법에 관한 것으로, 보다 상세하게는 미세구조의 고집적 반도체 소자의 소스/드레인(source/drain) 및 폴리실리콘 게이트(poly-silicon gate) 전극의 접촉저항과 비저항을 감소시키기 위해 실리사이드(silicide) 공정을 이용한 단결정 CoSi
2 층을 형성시키는데 있어 코발트-카본 합금박막을 코스퍼터링(co-sputtering)방법에 의해 상온 혹은 350 ℃ 이하의 기판온도에서 증착하거나, 화학기상증착법에 의해 기판온도 350℃ 정도에서 코발트-카본 합금박막을 증착한 다음 보호층을 사용하지 않고 후속 급속열처리 공정에 의하여 (100) 방위를 가지는 실리콘 표면에서 코발트와 실리콘의 화합� ��인 CoSi
2 층을 직접 형성시키는 방법에 관한 것이다.
본 발명에 의해 종래의 방법에서 사용하던 중간층 증착 및 보호층 증착 공정들을 모두 생략할 수 있어 실리사이드 형성공정을 단순화시킬 수 있으며 기존의 방법보다도 단결정이나 단결정에 가까운 에피택시층의 CoSi
2 층을 성장시킴으로써 도포성(step coverage)이 우수하여 기가디램급 이상의 초미세반도체 집적회로 제조에 이용할 수 있다.-
公开(公告)号：KR1019990071072A
公开(公告)日：1999-09-15
申请号：KR1019980006293
申请日：1998-02-27
Applicant: 한국과학기술원
IPC: C23C16/42
Abstract: 본 발명은 고집적회로 반도체소자에 이용되는 모스 트랜지스터에서의 콘택 형성을 위한 화학기상증착법에 의한 코발트실리사이드(cobalt silicide) 제조방법에 관한 것이다. 미세구조의 고집적 반도체 소자의 소스/드레인(source/drain) 및 폴리실리콘 게이트(poly-Si gate) 전극의 접촉저항을 감소시키기 위한 실리사이드(silicide) 공정을 화학기상증착법에 의해 기판을 600℃로 코발트의 증착과 동시에 실리콘 표면에서 코발트와 살리콘의 금속간 화합물인 CoSi를 형성시키고 700-800℃로 열처리하여 저 접촉저항을 갖는 CoSi
2 를 형성시킴으로서 콘택형성 공정을 단순화시키고 화학기상증착법의 장점인 도포성(step coverage)이 우수하여 Giga DRAM급 이상의 초미세바도체 집적회로 제조에 이용할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
67
records
(took 0.023 seconds)
