公开(公告)号：KR1019920013154A

公开(公告)日：1992-07-28

申请号：KR1019900021866

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 김중배 ,  김길호 ,  구교선 ,  안희일

IPC: G06F13/40

Abstract: 내용 없음

公开(公告)号：KR100058036B1

公开(公告)日：1993-01-07

申请号：KR1019900021865

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 채미옥 ,  김중배 ,  김길호 ,  안대영 ,  설대학 ,  구교선 ,  안희일

IPC: G06F13/20

公开(公告)号：KR1019920009452B1

公开(公告)日：1992-10-16

申请号：KR1019900021868

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 김중배 ,  김길호 ,  구교선 ,  안희일 ,  송일현

IPC: G06F13/38

Abstract: The circuit is for transmitting 64 bit data using 32 bit microprocessor to improve the efficiency of buses and the speed of operation. It includes a 32-bit microprocessor (1) for transmitting and receiving data by 32 bits to and from a data bus (DATA BUS) through a bus (2), a control register (3) for generating a 64 bit signal (64TR) according to the 1 bit signal from the the microprocessor (1), an address decoder (4), a local memory controller (5) for generating data acknowledge signal (LMDTACK), and local memory section (6) composed of two banks (Bank0,Bank1).

Abstract translation: 该电路用于使用32位微处理器传输64位数据，以提高总线的效率和运行速度。 它包括一个32位微处理器（1），用于通过总线（2）向数据总线（DATA BUS）发送和从数据总线（DATA BUS）发送和接收数据，用于产生64位信号（64TR）的控制寄存器（3） 根据来自微处理器（1）的1位信号，地址解码器（4），用于产生数据确认信号（LMDTACK）的本地存储器控制器（5）和由两个存储体组成的本地存储器部分（6） ，Bank1的）。

公开(公告)号：KR1019920013149A

公开(公告)日：1992-07-28

申请号：KR1019900021868

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 김중배 ,  김길호 ,  구교선 ,  안희일 ,  송일현

IPC: G06F13/38

Abstract: 내용 없음

公开(公告)号：KR2019920013139U

公开(公告)日：1992-07-27

申请号：KR2019900020969

申请日：1990-12-26

Applicant: 한국전자통신연구원

Inventor： 구교선 ,  김중배 ,  김길호 ,  안희일 ,  천유식

IPC: G06F12/06