투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
    11.
    发明公开
    투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법 有权
    透明非易失性存储器薄膜晶体管及其制造方法

    公开(公告)号:KR1020100107799A

    公开(公告)日:2010-10-06

    申请号:KR1020090026068

    申请日:2009-03-26

    CPC classification number: H01L21/28291 H01L29/78391 H01L29/7869 H01L29/6684

    Abstract: PURPOSE: A transparent non-volatile memory thin film transistor and a method for manufacturing the same are provided to be perform under lower temperature by forming an auxiliary insulating film on a transparent semiconductor thin film and an organic ferroelectric thin film. CONSTITUTION: Source and drain electrodes(102) are formed on a transparent substrate(100). A transparent semiconductor thin film(104) is formed between the source and the drain electrodes. An organic ferroelectric thin film(108) is formed on the transparent semiconductor thin film. A gate electrode(116) is formed on the organic ferroelectric thin film. A first auxiliary insulating film(106) is formed on the transparent semiconductor thin film. A second auxiliary insulating film(110) is formed on the organic ferroelectric thin film.

    Abstract translation: 目的:通过在透明半导体薄膜和有机铁电薄膜上形成辅助绝缘膜,提供透明非易失性存储器薄膜晶体管及其制造方法,以在较低温度下进行。 构成:源极和漏极(102)形成在透明衬底(100)上。 在源极和漏极之间形成透明半导体薄膜(104)。 在透明半导体薄膜上形成有机铁电薄膜(108)。 在有机铁电薄膜上形成栅电极(116)。 在透明半导体薄膜上形成第一辅助绝缘膜(106)。 在有机铁电薄膜上形成第二辅助绝缘膜(110)。

    폴리머 보호막이 형성된 투명 박막 트랜지스터 및 이의제조 방법
    12.
    发明公开
    폴리머 보호막이 형성된 투명 박막 트랜지스터 및 이의제조 방법 失效
    具有聚合物钝化层的透明薄膜晶体管及其制造方法

    公开(公告)号:KR1020090065269A

    公开(公告)日:2009-06-22

    申请号:KR1020070132753

    申请日:2007-12-17

    CPC classification number: H01L29/7869 H01L29/78606

    Abstract: A transparent thin film transistor having a polymer protection layer and a manufacturing method thereof are provided to prevent a change of characteristics caused by external environment and to prevent a change of characteristics of an active layer caused by a low-temperature process. A gate electrode(122) is formed on an upper surface of a substrate. A gate insulating layer(120) is formed on an upper surface of the gate electrode. A semiconductor active layer(130) is formed on an upper surface of the gate insulating layer. A source electrode and a drain electrode are formed at both ends of the semiconductor active layer, respectively. A protective layer of the polymer material is formed to cover the semiconductor active layer, the source electrode, and the drain electrode.

    Abstract translation: 提供具有聚合物保护层的透明薄膜晶体管及其制造方法,以防止由外部环境引起的特性变化,并防止由低温处理引起的活性层特性的变化。 栅极电极(122)形成在基板的上表面上。 栅极绝缘层(120)形成在栅电极的上表面上。 半导体有源层(130)形成在栅极绝缘层的上表面上。 分别在半导体活性层的两端形成源电极和漏电极。 形成聚合物材料的保护层以覆盖半导体有源层,源电极和漏电极。

    비휘발성 메모리 셀 및 그 제조 방법
    13.
    发明授权
    비휘발성 메모리 셀 및 그 제조 방법 有权
    非挥发性记忆体及其制造方法

    公开(公告)号:KR101343569B1

    公开(公告)日:2013-12-20

    申请号:KR1020100029135

    申请日:2010-03-31

    Abstract: 본기술은비휘발성메모리셀 및그 제조방법에관한것이다. 본기술은비휘발성메모리셀에있어서, 기판상에형성된반도체막, 버퍼막, 유기강유전체막및 게이트전극을포함하는메모리트랜지스터; 및상기기판상에형성된상기반도체막, 상기버퍼막, 게이트절연막및 상기게이트전극을포함하는구동트랜지스터를포함한다. 본기술에따르면, 동일한기판상에형성된메모리트랜지스터및 구동트랜지스터를구비하며, 가시광영역에서투명한비휘발성메모리셀을제공할수 있다.

    유기 강유전체 박막을 이용한 비휘발성 메모리 소자 및 그의 제조 방법
    14.
    发明授权
    유기 강유전체 박막을 이용한 비휘발성 메모리 소자 및 그의 제조 방법 失效
    使用有机电磁薄膜的非易失性存储器件及其制造方法

    公开(公告)号:KR101211070B1

    公开(公告)日:2012-12-12

    申请号:KR1020090040094

    申请日:2009-05-08

    CPC classification number: G11C11/16

    Abstract: 본발명은비휘발성메모리소자의제조방법에대한것으로서, 이방법은기판상에전도성박막층또는반도체박막층을형성하는단계, 상기전도성박막층또는반도체박막층상부에유기강유전체박막층을형성하는단계, 상기유기강유전체박막층을소정의형태로패터닝하는단계및 상기패터닝된 유기강유전체박막층상부에상부전극층을형성하는단계를포함한다. 따라서, 본발명에따른투명및 유연비휘발성메모리소자는 P(VDF-TrFE) 유기물강유전체박막층으로구성하고, 유기강유전체박막층의내약품성및 공정의존성을고려한소자의제조방법을제공함으로써, 저온공정이가능하고, 저렴하게제작이가능한투명및 유연비휘발성메모리소자를실현할수 있다.

    비휘발성 메모리 셀 및 그 제조 방법
    15.
    发明公开
    비휘발성 메모리 셀 및 그 제조 방법 有权
    非挥发性记忆体及其制造方法

    公开(公告)号:KR1020110021632A

    公开(公告)日:2011-03-04

    申请号:KR1020100029135

    申请日:2010-03-31

    Abstract: PURPOSE: A nonvolatile memory cell and a manufacturing method thereof are provided to reduce the additional packaging expense by mounting the memory transistor inside the system and omitting the external memory. CONSTITUTION: A memory transistor including a semiconductor film(204A), a buffer layer(206A), an organic ferroelectric film(208A), and a gate electrode(214) is formed on a substrate(200). A driving transistor including the semiconductor film, a buffer layer, a gate insulating layer(209A), and a gate electrode is formed on the top of the substrate. The buffer layer is interposed between the semiconductor film and the organic ferroelectric film.

    Abstract translation: 目的:提供一种非易失性存储单元及其制造方法,通过将存储晶体管安装在系统内并省略外部存储器来减少额外的封装费用。 构成:在衬底(200)上形成包括半导体膜(204A),缓冲层(206A),有机铁电体膜(208A)和栅电极(214)的存储晶体管。 包括半导体膜,缓冲层,栅极绝缘层(209A)和栅电极的驱动晶体管形成在基板的顶部。 缓冲层介于半导体膜和有机铁电体膜之间。

    투명 전자 소자 및 그 제조 방법
    17.
    发明授权
    투명 전자 소자 및 그 제조 방법 有权
    透明电子装置及其制造方法

    公开(公告)号:KR100957780B1

    公开(公告)日:2010-05-13

    申请号:KR1020070132744

    申请日:2007-12-17

    Abstract: 본 발명은 투명 전자 소자 및 그 제조 방법에 관한 것으로, 투명 전자 소자의 채널층을 형성할 때, ZnO 계열 또는 SiOx 계열의 투명 물질로 제1 채널층을 형성한 다음, 그 상부, 하부 또는 내부에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층을 얇게 형성함으로써, 투명 전자 소자의 전체 이동성 및 안정성을 향상시킬 수 있는 것을 특징으로 한다. 또한, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하여 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있는 것을 특징으로 한다.
    투명 전자 소자, TTFT, n-type, p-type, 채널, 버퍼층, 저온, 안정성

    Abstract translation: 本发明涉及透明电子器件及其制造方法,在形成透明电子器件的沟道层时,第一沟道层由ZnO基或SiOx基透明材料形成, 利用具有低电阻率和高迁移率的材料使第二沟道层变薄,由此提高透明电子器件的整体迁移率和稳定性。 另外,由于可以同时形成p型沟道和n型沟道,所以可以降低制造工艺和制造成本,并且可以实现CMOS,由此大大提高显示驱动装置的设计余量和性能 它应。

    ZnO TFT의 제조방법
    19.
    发明公开
    ZnO TFT의 제조방법 有权
    ZNO TFT制造方法

    公开(公告)号:KR1020090099140A

    公开(公告)日:2009-09-22

    申请号:KR1020080024208

    申请日:2008-03-17

    CPC classification number: H01L29/7869 H01L21/02554

    Abstract: A manufacturing method of a ZnO TFT is provided to reduce a defect inside a semiconductor thin film by controlling a deposition temperature after selecting oxygen plasma or ozone as oxygen precursor. A ZnO semiconductor film(30) is formed on a substrate(10) through an atomic layer deposition method using Zn precursor and ozone at a temperature of 250~350°C or Zn precursor and oxygen plasma at a temperature of 150~250°C. An insulation film(40) is formed on a top part of the ZnO semiconductor film through the atomic layer deposition method using the oxygen precursor selected from ozone or water at a temperature less than 250°C. A gate electrode(50) is formed on a top part of the insulation film. The ZnO semiconductor film has thickness of 5~40nm. The substrate is a substrate in which a source/drain electrode(20) is formed and a substrate in which the gate electrode and the insulation film are formed.

    Abstract translation: 提供ZnO薄膜晶体管的制造方法,通过在选择氧等离子体或臭氧作为氧前体后控制沉积温度来减少半导体薄膜内的缺陷。 在250〜350℃的温度下,使用Zn前体和臭氧,在150〜250℃的温度下,通过Zn前体和氧等离子体,通过原子层沉积法在基板(10)上形成ZnO半导体膜(30) 。 通过使用在低于250℃的温度下使用选自臭氧或水的氧前体的原子层沉积方法,在ZnO半导体膜的顶部上形成绝缘膜(40)。 在绝缘膜的顶部形成有栅电极(50)。 ZnO半导体膜的厚度为5〜40nm。 基板是形成源极/漏极(20)的基板和形成有栅电极和绝缘膜的基板。

    산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
    20.
    发明授权
    산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법 有权
    氧化物半导体薄膜的组合物,使用该组合物的场效应晶体管及其制备方法

    公开(公告)号:KR100990217B1

    公开(公告)日:2010-10-29

    申请号:KR1020080058878

    申请日:2008-06-23

    Abstract: 본 발명은 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과 트랜지스터 및 이의 제조방법에 관한 것이다. 본 발명에 따른 산화물 반도체 박막용 조성물은 알루미늄 함유 산화물, 아연 함유 산화물 및 주석 함유 산화물을 포함하며, 400℃ 이하에서 비정질 상태이다. 상기 조성물로 형성된 활성층을 구비한 전계 효과 트랜지스터는 전기적 특성의 개선 뿐만 아니라 저온 공정도 가능하며, 인듐과 갈륨과 같은 비싼 원료 물질이 사용되지 않아 경제성도 갖는다.
    산화물, 비정질, 저온 공정, 전계효과, 트랜지스터

Patent Agency Ranking