-
公开(公告)号：KR100263300B1
公开(公告)日：2000-08-01
申请号：KR1019970047174
申请日：1997-09-12
Applicant: 한국전자통신연구원
IPC: H03J7/00
Abstract: PURPOSE: A tuning circuit in a filter is provided to secure an exact frequency locking property without affect by an external reference voltage value by adopting a frequency locked loop type. CONSTITUTION: A reference voltage supplying circuit(1) consists of two switches(SW1,SW2) respectively operated according to clock signals(pi 1,pi 2). An externally supplied reference voltage(Vref) is transferred to a transconductance control part(2) according to a switch operation of the switches(SW1,SW2). The transconductance control part(2) consists of a transconductor(Gm1), a switch(SW3) operated by the clock signal(pi 2), a capacitor(C) for charging and discharging. The transconductor(Gm1) converts a voltage(V1) from the reference voltage supplying part(1) into a current(i1) according to a tuning signal fed back from an output signal comparing and tuning signal generating circuit(4). The output current(i1) is converted into a voltage(Vo) through the capacitor(C) and the converted voltage is supplied to a sampling part(3). The sampling part(3) consists of a switch(SW4) operated by a clock signal(pi 3) and a capacitor(Cs). The sampling part(3) samples a voltage(Vcs) from the capacitor(Cs) to supply a signal of the same magnitude as the reference voltage to the circuit(4). The circuit(4) consists of two transconductors(Gm2,Gm3) and inverts the reference voltage from the reference voltage supplying part(1). The circuit(4) compares the inverted reference voltage with a signal from the sampling part(3) to generate a final tuning voltage(Vc).
Abstract translation: 目的：提供滤波器中的调谐电路，通过采用锁频环路类型来确保精确的频率锁定特性，而不受外部参考电压值的影响。 构成：参考电压供给电路（1）由分别根据时钟信号（pi 1，pi 2）操作的两个开关（SW1，SW2）组成。 外部提供的参考电压（Vref）根据开关（SW1，SW2）的开关操作被传送到跨导控制部分（2）。 跨导控制部分（2）由跨导体（Gm1），由时钟信号（pi 2）操作的开关（SW3），用于充电和放电的电容器（C））组成。 跨导体（Gm1）根据从输出信号比较和调谐信号生成电路（4）反馈的调谐信号，将基准电压供给部（1）的电压（V1）变换为电流（i1）。 输出电流（i1）通过电容器（C）转换为电压（Vo），转换后的电压被提供给取样部分（3）。 采样部分（3）包括由时钟信号（pi 3）和电容器（Cs）操作的开关（SW4）。 采样部分（3）从电容器（Cs）采样电压（Vcs），以向电路（4）提供与参考电压相同大小的信号。 电路（4）由两个跨导体（Gm2，Gm3）组成，并使参考电压供应部分（1）的参考电压反相。 电路（4）将反相参考电压与来自采样部分（3）的信号进行比较，以产生最终调谐电压（Vc）。
-
公开(公告)号：KR1019990052176A
公开(公告)日：1999-07-05
申请号：KR1019970071625
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명은 이동 통신 주파수 합성기에서 빠른 동기 시간을 갖는 구간과 낮은 위상 잡음을 갖도록하기 위해 주파수 동기 상태를 검출하는 동기 검출회로에 관한 것으로서, 주파수 합성부에서 발생한 주파수 신호를 입력하여 지연시켜 출력하는 지연회로와, 상기 지연회로의 출력 신호를 반전시켜 출력하는 인버터와, 상기 인버터의 출력 신호와 주파수 합성부에서 발생한 주파수 신호를 입력하여 논리곱하여 출력하는 AND 게이트와, 기준 주파수 신호를 입력하여 상기 지연회로보다 1/2*D(D : 지연회로(201)의 지연시간)만큼 적은 지연시간으로 지연시켜 출력하는 1/2 지연회로와, 상기 1/2 지연회로의 출력 신호를 클럭 신호로 입력하고, 상기 AND 게이트의 출력 신호를 입력하여 지연시켜 출력하는 D 플립플롭과, 상기 D 플립플롭이 로직 하이 상태인지를 판별하� �� 전압을 생성하는 아날로그 적분 회로와, 상기 아날로그 적분 회로에서 생성한 전압에 위/아래 문턱 전압을 두어 잡음에 영향이 적은 최종 출력 디지털 로직을 발생시키는 히스테리시스 게이트(206)로 구성된 주파수 합성기용 동기 검출 방법 및 그 회로를 제공함으로써, 동기 검출기를 구현하는 게이트 수를 줄여 전력 소모를 감소시키고, 칩에서 차지하는 면적을 줄여 원가의 절감 및 통신회로에서 가장 중요한 잡음을 감소시켜, 통신용 칩에서 요구하는 저전력과 저잡음 특성에 적용할 수 있는 효과가 있다.
-
公开(公告)号：KR1019980044116A
公开(公告)日：1998-09-05
申请号：KR1019960062145
申请日：1996-12-05
Applicant: 한국전자통신연구원
IPC: H03K19/00
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
CMOS 오프셋 트리밍 및 오프셋 발생 회로.
2. 발명이 해결하려고 하는 기술적 과제
CMOS 아날로그 회로에서 발생한 오프셋을 보정하기 위한 최적의 값을 찾아내고, 그 값으로 트리밍하고자 함.
3. 발명의 해결방법의 요지
최적의 오프셋 보정 값을 찾기 위한 데이터나 찾은 값으로 트리밍할 데이터를 입력 클럭에 따라 로드하는 플립플롭(1)과, 상기 플립플롭에 로드된 데이터와 모드 선택신호를 입력받아 해당 모드에서 찾은 최적의 오프셋 보정 값으로 전체회로를 세팅하는 퓨즈회로(3), 및 상기 플립플롭에 로드된 데이터와 퓨즈회로의 출력 데이터 중 동작 모드에 따라 어느 하나를 선택하여 트리밍 출력신호로 출력하는 선택논리 회로(2)를 구비함.
4. 발명의 중요한 용도
믹서(mixer), 아날로그/디지탈 변환기(ADC), OP 앰프 등과 같은 모든 CMOS 아날로그 회로에 이용됨.-
-
公开(公告)号：KR100276083B1
公开(公告)日：2000-12-15
申请号：KR1019970071614
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H03L7/00
Abstract: PURPOSE: A frequency dividing device for low noise of frequency composer is provided to perform low phase noise property by adding extra latch to output end of frequency divider and isolating power source line from other lines. CONSTITUTION: A time delay circuit(100) delays input clock signal for a time. A frequency divider(200) divides signal delayed in the time delay circuit(100). A D-flipflop(300) is connected to output side of the frequency divider(200), and takes input clock signal inputted to the time delay circuit(100) as clock and eliminates delay time of the frequency divider(200) according to input signal of the frequency divider(200). The delay time of the time delay circuit(100) is prior to the time latched in the D-flipflop(300) in case that total input signal is output in the frequency divider(200).
Abstract translation: 目的：提供频率合成器低噪声的分频装置，通过向分频器的输出端增加额外的锁存器，并将电源线与其他线路隔离来提供低相位噪声性能。 时间延迟电路（100）延迟输入时钟信号一段时间。 分频器（200）对延迟电路（100）中延迟的信号进行分频。 D触发器（300）连接到分频器（200）的输出侧，并将输入到时间延迟电路（100）的输入时钟信号作为时钟，并根据输入消除分频器（200）的延迟时间 分频器（200）的信号。 在分频器（200）中输出总输入信号的情况下，时间延迟电路（100）的延迟时间在D触发器（300）中锁存的时间之前。
-
Patent Agency Ranking
公开(公告)号：KR100268648B1
公开(公告)日：2000-10-16
申请号：KR1019970032659
申请日：1997-07-14
IPC: H03H9/46
CPC classification number: H03H11/04
Abstract: PURPOSE: A low frequency filter is provided to allow a low frequency filter having a cut frequency(3fdB) in a very low frequency(within several hundreds of Hz) to be built into a chip by using an active resistor having a very large resistance and a capacitor of several pF. CONSTITUTION: A low frequency filter includes a capacitor of a small capacity connected between an input terminal and an output terminal of the low frequency filter. A filter circuit(110A) includes an active resistor having a transistor of a dynamic resistance characteristic inputted to the output terminal of the capacitor and operating as a current source. The filter circuit(110A) functions to filter the inputted signal and to cut low frequency signals. A bias circuit(110B) is connected to an active resistor of the filter circuit(110A) and negative-feedbacks an output voltage of the active resistor being an output voltage of the filter circuit(110A) by means of the transistor of a dynamic resistance characteristic operating as the current source of a structure such as the active resistor. The filter circuit(110A) and the bias circuit(110B) are built in a semiconductor chip.
Abstract translation: 目的：提供一种低频滤波器，通过使用具有非常大电阻的有源电阻器，将具有非常低频率（几百Hz）内的切割频率（3fdB）的低频滤波器内置到芯片中， 几个pF的电容器。 构成：低频滤波器包括连接在低频滤波器的输入端子和输出端子之间的小容量电容器。 滤波器电路（110A）包括具有输入到电容器的输出端子并作为电流源工作的动态电阻特性的晶体管的有源电阻器。 滤波器电路（110A）用于对输入信号进行滤波并切断低频信号。 偏置电路（110B）连接到滤波电路（110A）的有源电阻器，并通过动态电阻晶体管对有源电阻器的输出电压作为滤波电路（110A）的输出电压进行负反馈 特性作为诸如有源电阻器的结构的电流源操作。 滤波器电路（110A）和偏置电路（110B）内置在半导体芯片中。
-
公开(公告)号：KR100249506B1
公开(公告)日：2000-03-15
申请号：KR1019970064103
申请日：1997-11-28
IPC: H03G5/00
Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.
-
公开(公告)号：KR1019990052165A
公开(公告)日：1999-07-05
申请号：KR1019970071614
申请日：1997-12-22
Applicant: 한국전자통신연구원
IPC: H03L7/00
Abstract: 본 발명은 주파수 합성기의 저잡음 분주 장치에 관한 것으로서, 입력 클록 신호를 일정 시간동안 지연시키도록 하는 시간 지연 회로와, 상기 시간 지연 회로를 통해 시간 지연된 신호를 분주하는 분주기와, 상기 분주기의 출력측에 연결되고, 상기 시간 지연 회로로 입력되는 입력 클록 신호를 클록으로하여 분주기의 입력 신호에 따른 분주기의 지연시간을 제거하는 D-플립플롭을 포함하여 분주기의 전원단 전류성분이 거의 흐르지 않는 시점에서 래치 하게 되므로, 안정된 전원전압에 의하여 출력 지연시간도 안정된 값을 보이게 되며, 래치(latch)에 사용되는 전원전압을 별도의 깨끗한 전원선을 사용함에 의하여 더욱 안정된 동작을 실현할 수 있게 된다는 장점이 있다.
-
公开(公告)号：KR1019990043117A
公开(公告)日：1999-06-15
申请号：KR1019970064103
申请日：1997-11-28
IPC: H03G5/00
Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.
-
公开(公告)号：KR1019990010039A
公开(公告)日：1999-02-05
申请号：KR1019970032659
申请日：1997-07-14
IPC: H03H9/46
Abstract: 본 발명은 저주파 필터에 관한 것이다. 저주파 차단 필터는, 입력단자와 출력단자 사이에 연결되는 커패시터와, 출력단자에 연결되는 트랜지스터로 구성된 높은 저항 값을 가지는 능동저항을 포함한 필터회로와; 그 필터회로에서 능동저항의 바이어스 전압을 원하는 값으로 맞출 수 있도록 부궤환 기능을 가진 바이어스 회로를 포함한다. 이와는 다른 저주파 차단 필터는, 커패시터의 등가적인 값을 증가시키기 위해, 커패시터를 앰프의 출력과 (-)단자 사이에 연결하고, (+)단자는 입력에 연결된 구조를 갖는 것이다. 또한 본 발명의 저주파 통과 필터는, 트랜지스터로 구성된 능동저항과 커패시터로 구성되어 있으며, 입력단자와 출력단자 사이에는 큰 저항을 가지는 이득이 1인 앰프가 연결되어 있고, 출력단자와 접지 사이에는 커패시터가 연결되어 있어 저주파만을 통과시킨다. 이와는 다른 저주파 통과 필터는, 상기 커패시터의 등가적인 값을 증가시키기 위해 커패시터를 앰프의 입력과 출력 사이에 연결한 구조를 갖는 것이다. 따라서 능동(active) 저항과 앰프를 사용하여 적은 커패시터 C 값을 가지고도 저주파 필터를 칩 안에 내장할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.022 seconds)
