公开(公告)号：KR100073022B1

公开(公告)日：1994-04-21

申请号：KR1019900012013

申请日：1990-08-06

Applicant: 한국전자통신연구원

Inventor： 윤광준 ,  이창석 ,  박형무 ,  성낙선

IPC: G11C11/41

公开(公告)号：KR1019940000894B1

公开(公告)日：1994-02-03

申请号：KR1019900012013

申请日：1990-08-06

Applicant: 한국전자통신연구원

Inventor： 윤광준 ,  이창석 ,  박형무 ,  성낙선

IPC: G11C11/41

CPC classification number: G11C11/412

Abstract: The SRAM memory cell with a word line and complemental bit lines, comprises a cell latch symmetrically connecting two loads with two enhancement FETs (J1,J2) to maintain complemental data. A control signal is applied to a write control line when writting data into the cell latch. Transmission enhancement FETs (J7,J8) control the electrical connection of the bit lines to two respective transmission line by a signal applied to the word line. Data writting enhancement FETs (J3,J4) write the bit line data into the cell latch. Data reading enhancement FETs (J5,J6) control the complemental data stored in the cell latch at the two connecting point in order to supply the data to the bit lines.

Abstract translation: 具有字线和互补位线的SRAM存储单元包括对称地连接两个负载的两个增强FET（J1，J2）的单元锁存器，以保持互补数据。 当将数据写入单元锁存器时，控制信号被施加到写入控制线。 传输增强型FET（J7，J8）通过施加到字线的信号来控制位线到两条相应传输线的电连接。 数据写入增强型FET（J3，J4）将位线数据写入单元锁存器。 数据读取增强型FET（J5，J6）控制存储在两个连接点的单元锁存器中的互补数据，以便将数据提供给位线。

公开(公告)号：KR100070050B1

公开(公告)日：1994-01-17

申请号：KR1019910015639

申请日：1991-09-07

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  이창석 ,  박형무 ,  윤형진 ,  박신종

IPC: H03K19/00

公开(公告)号：KR1019930006904A

公开(公告)日：1993-04-22

申请号：KR1019910015639

申请日：1991-09-07

Applicant: 한국전자통신연구원

Inventor： 김기홍 ,  이창석 ,  박형무 ,  윤형진 ,  박신종

IPC: H03K19/00

公开(公告)号：KR100054851B1

公开(公告)日：1992-09-22

申请号：KR1019890011949

申请日：1989-08-22

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  윤광준 ,  박형무

IPC: G11C11/40

公开(公告)号：KR1019920009080A

公开(公告)日：1992-05-28

申请号：KR1019900016020

申请日：1990-10-10

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  윤광준 ,  성낙선 ,  박형무

IPC: H03K19/00

Abstract: 내용 없음.

公开(公告)号：KR1019920008762A

公开(公告)日：1992-05-28

申请号：KR1019900016021

申请日：1990-10-10

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  윤광준 ,  박형무 ,  성낙선

IPC: G11C11/413

Abstract: 내용 없음.

公开(公告)号：KR100171375B1

公开(公告)日：1999-03-30

申请号：KR1019950053653

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 맹성재 ,  이종람 ,  김해천 ,  이창석

IPC: H01L21/20

Abstract: 본 발명은 선형성이 향상된 전력소자 기판구조에 관한 것으로서, 종래에 초격자 완충층에 바로 고농도층을 성장시키면 AlGaAs의 Al 확산계수가 작아 계면의 거칠기와 불순물의 확산으로 인하여 동작점 근처의 바이어스에서 완충층에 의한 전류로 트랜스 컨덕턴스의 기울기가 급준하지 못하여 비선형성을 보이게 되는 문제점을 해결하기 위하여, 본 발명은 초격자 완충층과 고농도 도핑층 사시에 도핑하지 않은 갈륨비소층을 제공함으로써 계면 거칠기와 불순물의 확산을 막아 선형적인 트랜스 컨덕턴스를 얻을 수 있다.

公开(公告)号：KR1019980043592A

公开(公告)日：1998-09-05

申请号：KR1019960061515

申请日：1996-12-04

Applicant: 한국전자통신연구원

Inventor： 맹성재 ,  이창석 ,  이재진 ,  편광의

IPC: H03F3/20

Abstract: 본 발명은 출력 전력이 입력 전력에 비례하는 원리를 이용하여 출력단 정합에 영향이 미치지 않도록 출력단에서 전력 레벨을 검출하지 않고, 입력단에서 입력 레벨을 검출하도록 함으로써, 출력단 정합과 출력 전력에 영향을 미치지 않고 게이트 전압을 용이하게 제어할 수 있는 게이트 전압 제어 회로에 관해 개시된다.

公开(公告)号：KR1019980029967A

公开(公告)日：1998-07-25

申请号：KR1019960049301

申请日：1996-10-28

Applicant: 한국전자통신연구원

Inventor： 이창석 ,  황인갑 ,  김민건 ,  이재진 ,  편광의

IPC: G01R23/00

Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
고주파 측정의 오차를 보정하는 방법.
2. 발명이 해결하려고 하는 기술적 과제
일반적인 오차 보정방법으로 계산된 측정용 보조기구의 특성으로 부터 보정기구의 특성 임피던스를 구하여 일단 계산되었던 측정용 보조기구의 특성을 재계산함으로써, 특성이 검증되지 않은 표준 보정기구를 사용하더라도 고주파 측정오차를 정확히 보정하고자 함.
3. 발명의 해결방법의 요지
측정용 보조기구를 두 개의 전송선(104,105)과 전송선 연결부위의 기생성분(106)으로 모델링 하고, 각 전송선의 전달특성을 이용하여 측정 기준점을 이동함으로써 2 단자가 서로 만나게 하였을 경우의 반사계수 차이로부터 측정용 보조기구의 특성 추출에 사용된 표준 보정기구의 특성 임피던스를 계산하는 단계로 이루어짐.
4. 발명의 중요한 용도
측정장치에 이용됨.