公开(公告)号：KR1020050066062A

公开(公告)日：2005-06-30

申请号：KR1020030097264

申请日：2003-12-26

Applicant: 한국전자통신연구원

Inventor： 윤용선 ,  박건식 ,  유성욱 ,  임병원 ,  김상기 ,  김보우 ,  구진근

IPC: H01L29/737

Abstract: 본 발명은 자기정렬된 에미터/베이스 구조를 가지는 실리콘-게르마늄(SiGe) 이종접합 바이폴라 트랜지스터의 제조 방법에 관한 것이다. 베이스 상부에 고농도의 이온이 도핑된 다결정 혹은 비정질 실리콘막으로 익스트린식 베이스 역할을 하는 베이스 전극을 형성한다. 다결정 혹은 비정질 실리콘막은 증착시 두께 조절이 용이하여 익스트린식 베이스의 저항값을 충분히 감소시킬 수 있다. 익스트린식 베이스의 두께는 인트린식 베이스의 두께에 영향을 미치지 않기 때문에 인트린식 베이스는 얇게 형성하고, 익스트린식 베이스는 두껍게 형성하여 소자의 전기적 특성을 극대화시킬 수 있다.

公开(公告)号：KR102238755B1

公开(公告)日：2021-04-12

申请号：KR1020170086652

申请日：2017-07-07

Applicant: 한국전자통신연구원

Inventor： 노태문 ,  구진근 ,  김상기 ,  임병원 ,  박건식 ,  박종문 ,  유성욱

IPC: H01L21/02 ,  H01L21/324 ,  H01L21/225

Abstract: 본발명은전력반도체소자의제조방법에관한것으로, 기판의상부에이온주입영역및 이온주입영역의적어도일부를둘러싸는가드링영역을형성하는것, 기판상에이온주입영역및 가드링영역을덮는제1 절연막을형성하는것, 제1 절연막을열처리하는것 및제1 절연막상에제1 절연막보다두꺼운제2 절연막을형성하는것을포함하되, 기판은실리콘카바이드를포함하고, 열처리는질소(N) 원소를포함하는가스를이용하여수행되는전력반도체소자의제조방법이제공된다.

公开(公告)号：KR100620911B1

公开(公告)日：2006-09-13

申请号：KR1020040091710

申请日：2004-11-11

Applicant: 한국전자통신연구원

Inventor： 유성욱 ,  박종문 ,  박건식 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L21/60

Abstract: 본 발명은 반도체 소자의 골드 범프 제조방법에 관한 것으로, 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계와, 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계와, 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거한 후 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계와, 상기 씨드 금속층의 상부에 소정 두께의 골드 범프를 형성한 후 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골드 범프와 상기 씨드 금속층을 제거하는 단계와, 상기 접착층이 노출되도록 상기 금속 패드의 상측에 형성된 골드 범프 이외에 형성된 골드 범프, 상기 씨드 금속층 및 상기 포토 레지스트층을 제거한 후 노출된 상기 접착층과 상기 확산 방지층을 순차적으로 제거하는 단계를 포함함으로써, 포토 레지스트층의 들뜸 현상을 억제시킬 수 있으며, 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 억제할 수 있는 효과가 있다.
반도체 소자, 골드 범프, 금속 패드, 확산 방지층, 접착층, 씨드 금속층

公开(公告)号：KR1020060032448A

公开(公告)日：2006-04-17

申请号：KR1020040081397

申请日：2004-10-12

Applicant: 한국전자통신연구원

Inventor： 박종문 ,  박건식 ,  유성욱 ,  윤용선 ,  김상기 ,  배윤규 ,  임병원 ,  구진근 ,  김보우

IPC: H01L21/336

CPC classification number: H01L21/28587

Abstract: 본 발명은 티형 게이트의 제조방법에 관한 것으로, 보다 상세하게는 전자빔과 광 리소그라피 공정을 이용하여 한 종류의 감광막에서 두 종류의 형상을 형성하고, 소정 두께의 차단막을 형상반전용 상층 감광막과 하층 감광막 사이에 위치되도록 게재함으로써, 화합물 반도체 소자의 제작공정을 용이하게 할 수 있을 뿐만 아니라 제조수율의 향상 및 공정단계의 간략화에 의한 제작비용 절감 효과를 기대할 수 있는 효과가 있다.
화합물 반도체 소자, 티형 게이트, 감광막, 리소그라피