-
公开(公告)号：KR1020100072699A
公开(公告)日：2010-07-01
申请号：KR1020080131186
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G06F13/122
Abstract: PURPOSE: A multi channel data transfer device is provided to minimize repetitiveness of register setting according to a multi channel transfer, thereby reducing a control load by a processor. CONSTITUTION: A plurality of channel controllers(327_1~327_n) are respectively connected to a plurality of peripheral devices(331~33n). A plurality of control registers(326_1~326_n) stores setting data for controlling operation of each channel control device. A common register control unit(324) transfers a common setting data to whole or a part of the plurality of control register. The common setting data is commonly applied to whole or a part of the plurality of channel control device.
Abstract translation: 目的：提供多通道数据传输装置，以根据多通道传输最小化寄存器设置的重复性，从而减少处理器的控制负载。 构成：多个通道控制器（327_1〜327_n）分别连接到多个外围设备（331〜33n）。 多个控制寄存器（326_1〜326_n）存储用于控制各通道控制装置的动作的设定数据。 公共寄存器控制单元（324）将公共设置数据传送到多个控制寄存器的全部或一部分。 通常的设定数据通常应用于多个通道控制装置的全部或一部分。
-
公开(公告)号：KR1020100070821A
公开(公告)日：2010-06-28
申请号：KR1020080129544
申请日：2008-12-18
Applicant: 한국전자통신연구원
CPC classification number: G06F9/268 , G06F9/30029
Abstract: PURPOSE: An interrupt processing system is provided to improve the system efficiency by generating an interrupt signal only in a certain circumference. CONSTITUTION: Interrupt sources(241-24n) generate an interrupt signal. When the interrupt signal is activated, complex interrupt generators(231-23m) generate active complex interrupt signal. A logic operation unit generates the complex interrupt signal by performing an AND or OR operation according to a mode selection signal. Interrupt signal receivers detect the logic state of interrupt signals in consideration of a first control signal, and transfers the logic state to the operation unit selectively in consideration of the second control signal.
Abstract translation: 目的：提供中断处理系统，通过仅在一定周长内产生中断信号来提高系统效率。 构成：中断源（241-24n）产生一个中断信号。 当中断信号被激活时，复杂的中断发生器（231-23m）产生有效的复合中断信号。 逻辑运算单元通过根据模式选择信号执行“与”或“或”运算来生成复合中断信号。 考虑到第一控制信号，中断信号接收器检测中断信号的逻辑状态，并考虑到第二控制信号选择性地将逻辑状态传送到操作单元。
-
公开(公告)号：KR100951847B1
公开(公告)日：2010-04-12
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가변 블록 움직임 추정을 위한 SAD 계산 방법 및 장치에 관한 것으로 한번에 복수개의 현재 프레임 매크로 블록에 대한 SAD를 구할 수 있는 방법 및 장치에 관한 것이다.
본 발명은 적어도 하나의 PE가 행렬 형태로 배열되고 상기 행렬은 연속된 복수의 현재 프레임 매크로 블록에 포함되는 적어도 하나의 픽셀의 SAD 값을 동시에 계산하는 PE 배열부, 현재 프레임 매크로 블록 데이터, 참조 프레임 매크로 블록 데이터 및 참조 프레임 검색 영역 데이터를 포함하고 상기 PE 배열부에 포함되는 각 PE로 상기 데이터들을 전송하는 로컬 메모리 및 상기 로컬 메모리에 포함된 상기 데이터들을 상기 PE 배열부에 포함되는 각 PE가 연산하는 적어도 하나의 픽셀에 상응하여 전송하도록 명령하는 제어부를 포함한다.
H.264, PE, SAD-
公开(公告)号：KR100921509B1
公开(公告)日：2009-10-13
申请号：KR1020070054320
申请日：2007-06-04
Applicant: 한국전자통신연구원
IPC: H03K19/094
Abstract: 본 발명은 MTCMOS(Multi-Threshold CMOS) 기술을 이용한 저전력 클럭 게이팅 회로에 관한 것이다. 본 발명에서의 저전력 클럭 게이팅 회로는 입력단의 래치(latch)회로와 출력단의 앤드(AND) 게이트 회로로 구성되며, 슬립모드에서는 클럭 게이팅 회로내에서의 누설전류에 의한 전력소모를 감소시키며, 액티브모드에서는 클럭 인에이블 신호에 의해 대상로직회로에 대해 사용하지 않는 장치의 클럭을 차단시켜, 결과적으로 전체 전력소모를 감소시키는 것을 특징으로 한다. 본 발명에 따른 MTCMOS 기술을 이용한 저전력 클럭 게이팅 회로는 낮은 문턱전압 및 높은 문턱전압 소자를 각각 사용함으로서 종래의 단일 문턱전압을 사용한 클럭 게이팅 회로 보다 고속, 저전력용의 회로를 구현할 수 있다.
MTCMOS, 래치회로, 문턱전압, 앤드 게이트-
公开(公告)号：KR1020080102947A
公开(公告)日：2008-11-26
申请号：KR1020080015685
申请日：2008-02-21
Applicant: 한국전자통신연구원
CPC classification number: H04N19/43 , H04N19/176 , H04N19/57
Abstract: An SAD calculation method and apparatus for estimating variable block movement are provided to detect a moving vector with regard to a size of a variable block and process operations of SAD effectively and rapidly in parallel. A PE array unit(401) simultaneously calculates an SAD value of at least one pixel. At least one PE(Processing Element) is arranged in at least one pixel in a matrix form. And a matrix in at least one pixel is included in continuous current frame macro blocks. A local memory, current frame macro block data, reference frame macro block data and reference frame search area data are included. The local memory transmits data to each PE included in a PE array unit.
Abstract translation: 提供了一种用于估计可变块移动的SAD计算方法和装置，用于相对于可变块的大小和SAD的处理操作并行地有效且快速地检测移动向量。 PE阵列单元（401）同时计算至少一个像素的SAD值。 至少一个PE（处理元件）以矩阵形式布置在至少一个像素中。 并且至少一个像素中的矩阵包括在连续的当前帧宏块中。 包括本地存储器，当前帧宏块数据，参考帧宏块数据和参考帧搜索区域数据。 本地存储器向包括在PE阵列单元中的每个PE发送数据。
-
Patent Agency Ranking
公开(公告)号：KR102200091B1
公开(公告)日：2021-01-08
申请号：KR1020140148686
申请日：2014-10-29
Applicant: 한국전자통신연구원
Abstract: 본발명에따른프레임헤더전송방법은무선통신에서프레임헤더를전송하는방법에서, MAC 헤더와 PHY 헤더를통합하여하나의프레임헤더를구성하는단계, 상기프레임해더를복수회에걸쳐스크램블러로반복전송하는단계, 그리고상기스크램블러가반복전송된프레임헤더를특정코드와스크램블하여데이터를생성하는단계를포함한다.
-
公开(公告)号：KR1020170076610A
公开(公告)日：2017-07-04
申请号：KR1020160178830
申请日：2016-12-26
Applicant: 한국전자통신연구원
Abstract: 데이터를전송하기위한방법및 장치가제공된다. 전송되는데이터는제1 서브프레임및 제2 서브프레임을포함하는집성프레임이고, 서브프레임은서브프레임의무결성을검증하기위한정보를각각포함한다. 데이터를수신한장치는무결성을검증하기위한정보에기초하여서브프레임의무결성을검증한다.
Abstract translation: 提供了一种传输数据的方法和装置。 发送的数据是包括第一子帧和第二子帧的聚合帧，并且子帧分别包括用于验证子帧的完整性的信息。 接收数据的设备基于用于验证完整性的信息来验证子帧的完整性。
-
公开(公告)号：KR1020170063364A
公开(公告)日：2017-06-08
申请号：KR1020160154737
申请日：2016-11-21
Applicant: 한국전자통신연구원
Abstract: 프레임전송방법및 이를수행하는무선통신장치가제공된다. 일실시예에따른제1 무선통신장치에의해수행되는프레임전송방법에있어서, 제2 무선통신장치로부터상기제2 무선통신장치의서브프레임단위길이정보를수신하는단계, 상기수신한서브프레임단위길이정보에기초하여상기제1 무선통신장치의서브프레임단위길이를결정하는단계, 상기결정된서브프레임단위길이에기초하여복수의서브프레임들을생성하는단계, 및상기생성된서브프레임들이집적된프레임을상기제2 무선통신장치에전송하는단계를포함할수 있다. 서브프레임들중 적어도하나가패딩을포함하는경우, 상기패딩의길이는상기패딩을포함하는서브프레임의길이가상기결정된서브프레임단위길이의자연수배가되게하는길이일수 있다.
Abstract translation: 提供了用于执行该方法的帧传输方法和无线通信装置。 一种由根据实施例的第一无线通信设备执行的帧传输方法，该方法包括：从第二无线通信设备接收第二无线通信设备的子帧长度信息; 基于该信息确定第一无线通信设备的子帧长度，基于所确定的子帧长度生成多个子帧， 到第二无线通信设备。 当至少一个子帧包括填充时，填充的长度可以是这样的长度，使得包括填充的子帧的长度变成所确定的子帧的长度的自然倍数。
-
公开(公告)号：KR101725126B1
公开(公告)日：2017-04-12
申请号：KR1020110134351
申请日：2011-12-14
Applicant: 한국전자통신연구원
CPC classification number: G06K9/6269
Abstract: 본발명은특징벡터추출기및 이를이용하는인식장치에대한것이다. 본발명의실시예에의한인식장치는특징벡터및 정규화값을출력하는특징벡터추출기및 상기특징벡터추출기로부터입력된상기특징벡터를상기정규화값을기초로정규화한뒤 상기특징벡터를분류하는특징벡터분류기를포함한다. 따라서본 발명의특징벡터추출기및 이를이용하는인식장치는특징벡터추출및 분류과정에있어서, 수행시간및 그에요구되는하드웨어의크기가감소된다.
-
公开(公告)号：KR101720134B1
公开(公告)日：2017-03-28
申请号：KR1020110139202
申请日：2011-12-21
Applicant: 한국전자통신연구원
CPC classification number: G06F13/4059
Abstract: 본발명은버스브리지장치에관한것이다. 본발명의버스브리지장치는버스기반인터커넥션의마스터장치와인터페이스를수행하고, 마스터장치로부터읽기및 쓰기전송명령, 주소데이터, 및쓰기데이터를수신하고, 읽기데이터를마스터장치로전송하는슬레이브포트, 전송명령을수신하는명령제어기, 주소데이터를저장하는주소버퍼, 쓰기데이터를저장하는쓰기데이터버퍼, 읽기데이터를저장하는읽기데이터버퍼, 네트워크기반인터커넥션의슬레이브장치와인터페이스를수행하고, 쓰기전송명령시 주소데이터와쓰기데이터를사용하여마스터장치의쓰기데이터를슬레이브장치로출력하고, 읽기전송명령시 슬레이브장치로부터읽기데이터를수신하는프로토콜변환기, 및전송명령에따라명령제어기의제어에의해읽기/쓰기모드로동작하고, 읽기및 쓰기데이터의전송을위해, 주소버퍼와읽기및 쓰기데이터버퍼의출력을제어하는전송모드제어기를포함한다.
Abstract translation: 本发明涉及一种总线桥接装置。 本发明的总线桥装置是从端口来执行主设备和基于总线的互连的接口，和用于接收读出的和从主设备，地址数据写入传送命令和写入数据，并将读取的数据发送到主设备， 执行的从设备和接口，用于读取数据缓冲器和基于网络的互连，用于存储写入数据缓冲器，读取存储在地址缓冲器中的数据，写入存储在指令控制器和地址数据由传输命令被接收的数据，和写入传送命令 当命令控制器的控制下的读/写，根据该协议转换器使用所述写入数据和地址数据，并输出从主设备到从设备，读出传送指令的写入数据时，和用于从所述从设备接收到该读出的数据发送命令 模式，并用于传输读写数据，地址缓冲区以及读写数据缓冲区 Lt。
-
-
-
-
-
-
-
-
-
Search Results
87
records
(took 0.021 seconds)
