-
公开(公告)号：KR101279507B1
公开(公告)日：2013-06-28
申请号：KR1020090124366
申请日：2009-12-15
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H04N19/44
Abstract: 본 발명은 병렬 처리에 기반하여 동영상을 복호화하기 위한 장치 및 방법에 관한 것이다. 본 발명에 따른 병렬처리 기반 파이프라인 복호화 장치는, 압축 비트스트림에 대해 문맥적응적가변길이디코딩(CAVLC)을 수행함으로써 SPS, PPS, 슬라이스 헤더, 매크로블록 헤더 및 매크로블록 계수값들을 복호화하기 위한 비트스트림 프로세서; 상기 복호화된 매크로블록 헤더 및 매크로블록 계수값들을 이용하여 복수개의 매크로블록에 대한 역양자화(IQ), 역변환(IT) 및 움직임 보상(MC) 연산을 동시에 병렬 처리하는 병렬처리 어레이 프로세서; 상기 복수개의 매크로블록에 대한 인트라 예측(IP) 및 디블록킹필터(DF) 연산을 순차 처리하는 순차처리 프로세서; 상기 프로세서들간에 상기 복수개의 매크로블록에 대한 데이터 전송을 제어하는 DMA 제어기; 상기 프로세서들의 연산과 상기 복수개의 매크로블록에 대한 데이터 전송을 파이프라인하기 위한 시퀀서 프로세서; 상기 프로세서들의 초기화, 프레임 제어 및 슬라이스 제어를 수행하는 메인 프로세서; 및 상기 비트스트림 프로세서, 상기 병렬처리 어레이 프로세서, 상기 순차처리 프로세서, 상기 DMA 제어기, 상기 시퀀서 프로세서 및 상기 메인 프로세서를 상호연결하는 매트릭스 스위치 버스를 포함한다.
복호화, 병렬처리, 파이프라인, 병렬처리 프로세서, 순차처리 프로세서, 시퀀서 프로세서-
公开(公告)号：KR101197591B1
公开(公告)日：2012-11-08
申请号：KR1020080131065
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: G06F1/3203 , G06F1/3287 , G06F1/3296 , Y02D10/171 , Y02D10/172 , Y02D50/20
Abstract: 본 발명은 낮은 전력을 소모하는 내장형 프로세서에 관한 것이다. 본 발명에 따른 프로세서는 복수의 기능 유닛을 포함하는 코아 블록, 메모리 및 복수의 주변 장치 유닛들을 포함하는 주변 장치 블록, 상기 복수의 장치를 제어하는 명령어가 저장된 어드레스를 포함하는 어드레스 맵에 따라 상기 코아 블록, 메모리, 주변 장치블록 중 적어도 하나를 활성화하는 신호를 발생하고, 상기 복수의 장치 각각에 전원전압 및 감소 전원전압을 제공하는 멀티 전원 제어부를 포함한다. 따라서, 본 발명에 따른 프로세서는 어드레스 맵에 따라 활성화되는 신호에 응답하여 코아 블록, 메모리 및 주변 장치 블록을 활성화하여 전력소모를 방지한다.
-
公开(公告)号：KR1020110067674A
公开(公告)日：2011-06-22
申请号：KR1020090124366
申请日：2009-12-15
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H04N19/44 , G06F9/3885 , G06F9/382 , G06F12/0835 , G06F13/36 , H04N19/48
Abstract: PURPOSE: A pipelined decoding apparatus and a method based on parallel processing are provided to increase the performance of decoding by enabling the mass data transmission to be pipelined while executing parallel processing in a macro-block unit. CONSTITUTION: A bit stream processor(301) performs a context-adaptive variable length adaptive coding(CAVLC) to the compressed bit stream, and then decodes macro-block header and coefficients. A parallel processing array processor(303) processes inverse quantization, inverse transformation and movement compensation operation for the macro blocks in parallel using the decoded macro block header / count values. A sequential processing processor(304) processes an intra prediction and deblocking filter operation for the macro blocks in sequence.
Abstract translation: 目的：提供一种流水线解码装置和基于并行处理的方法，以通过在宏块单元中执行并行处理时使质量数据传输被流水线化来提高解码性能。 构成：比特流处理器（301）对压缩比特流执行上下文自适应可变长度自适应编码（CAVLC），然后解码宏块头部和系数。 并行处理阵列处理器（303）使用解码的宏块头/计数值并行处理宏块的逆量化，逆变换和移动补偿操作。 顺序处理处理器（304）按顺序处理宏块的帧内预测和去块滤波操作。
-
公开(公告)号：KR1020110028713A
公开(公告)日：2011-03-22
申请号：KR1020090086271
申请日：2009-09-14
Applicant: 한국전자통신연구원
CPC classification number: H02J7/0068 , H01M10/46 , Y10T307/25 , Y10T307/305 , Y10T307/391 , Y10T307/414
Abstract: PURPOSE: An integrated circuit device for managing power and energy is provided to semi-permanently use energy without a battery replacement by environmentally-friendly collecting and converting energy. CONSTITUTION: A plurality of energy converting units(310) collect energy from each energy conversion source and converts the collected energy into electric energy. An energy management integrated circuit(322) converts the electric energy into stable energy. A storage unit(330) stores power or energy converted by the energy management integrated circuit. A power management integrated circuit(324) receives and distributes the power stored in the storage unit. A plurality of output load units(340) consume power distributed by the power management integrated circuit.
Abstract translation: 目的：提供用于管理电力和能源的集成电路设备，以通过环境友好的收集和转换能量半永久地使用能量而无需更换电池。 构成：多个能量转换单元（310）从每个能量转换源收集能量，并将收集的能量转换成电能。 能量管理集成电路（322）将电能转换成稳定的能量。 存储单元（330）存储由能量管理集成电路转换的能量或能量。 电源管理集成电路（324）接收并分配存储在存储单元中的电力。 多个输出负载单元（340）消耗由电力管理集成电路分配的功率。
-
5.发明公开
公开(公告)号：KR1020160104166A
公开(公告)日：2016-09-05
申请号：KR1020150026607
申请日：2015-02-25
Applicant: 한국전자통신연구원
Abstract: 본발명은모터구동장치에관한것이다. 본발명의모터구동장치는, 각신호에기반하여제1상신호, 제2상신호, 그리고제3상신호를출력하는모터제어기, 제1상신호, 제2상신호, 그리고제3상신호에기반하여제1상제어신호, 제2상제어신호, 그리고제3상제어신호를각각외부의모터로출력하는게이트드라이버, 제1상제어신호, 제2상제어신호, 그리고제3상제어신호로부터제1상전류신호, 제2상전류신호, 제3상전류신호를검출하는전류센서, 그리고제1상전류신호, 제2상전류신호, 그리고제3상전류신호를이용하여전류연산신호를계산하고, 제1상신호및 상기제2상신호를이용하여전압연산신호를계산하고, 그리고전류연산신호및 전압연산신호를이용하여각 신호를계산하도록구성되는센서리스연산회로로구성된다.
Abstract translation: 电动机驱动装置技术领域本发明涉及电动机驱动装置。 本发明的电机驱动装置包括：基于每个信号输出第一相位信号，第二相位信号和第三相位信号的电动机控制器; 分别基于所述第一相位信号，所述第二相位信号和所述第三相位信号，向所述外部电动机输出第一相位控制信号，第二相位控制信号和第三相位控制信号的栅极驱动器; 检测来自第一相位控制信号，第二相位控制信号和第三相位控制信号的第一相位电流信号，第二相位电流信号和第三相位电流信号的电流传感器; 以及无传感器计算电路，通过使用第一相电流信号，第二相电流信号和第三相电流信号来计算电流计算信号，以通过使用第一相位信号和第二相位信号来计算电压计算信号， 并且通过使用当前计算信号和电压计算信号来计算每个信号。 本发明的目的在于提供一种马达驱动装置及其控制方法以及计算装置，用于计算能够检测无传感器BLDC马达的转子位置的马达的角度信息。
-
Patent Agency Ranking
公开(公告)号：KR1020150033413A
公开(公告)日：2015-04-01
申请号：KR1020130113400
申请日：2013-09-24
Applicant: 한국전자통신연구원
IPC: H02P7/29
Abstract: 본발명에따른전동기에구동신호를전송하는전동기구동회로는펄스폭 변조신호에상응하는상기구동신호를생성하는게이트드라이버, 상기전동기에장착된홀 센서로부터수신된홀 센서신호에따라상기펄스폭 변조신호를생성하는펄스폭 변조신호발생기, 상기게이트드라이버에공급되는링크전류를측정하는전류센서, 상기측정된링크전류의고주파성분을제거한필터전류를출력하는저주파통과필터, 그리고상기필터전류를참조하여스타트신호에따라리드앵글을생성하는최소소비전력추정부를포함하고, 상기펄스폭 변조신호는상기리드앵글에따라변경될수 있다.
Abstract translation: 提供了一种用于将驱动信号发送到电动机的电动机驱动电路，包括产生与脉宽调制（PWM）信号对应的驱动信号的栅极驱动器，PWM信号发生器，根据从 安装在电动机中的霍尔传感器，测量提供给栅极驱动器的链路电流的电流传感器，输出被测量的链路电流的高频分量已被去除的滤波电流的低频（LFP）滤波器，以及 所述最小功率消耗估计单元根据所述滤波电流根据起始信号生成引导角，其中所述PWM信号可以根据所述引导角改变。
-
公开(公告)号：KR1020140081380A
公开(公告)日：2014-07-01
申请号：KR1020120151064
申请日：2012-12-21
Applicant: 한국전자통신연구원
IPC: G05F1/67
CPC classification number: H02J3/385 , H02M3/1588 , Y02B70/1466 , Y02E10/58
Abstract: An apparatus for tracking maximum power according to the present invention includes a battery; a voltage controller for adjusting the magnitude of first power output from the battery according to a resistor selected from among a plurality of resistors, and generating a comparison signal according to the difference in magnitude between operating voltage of the first power having the magnitude adjusted according to the selected resistor and reference voltage; a switching part connected between the battery and a load to adjust the magnitude of the operating voltage according to the magnitude variation of the comparison signal in response to first and second switching control signals; a switching controller for generating the first and second switching control signals to reduce the magnitude between the operating voltage and the reference voltage according to the comparison signal to a value within a predetermined tolerance; and a maximum power controller for calculating the number of first operations obtained by counting the number of occurrences of the first switching control signal or the second switching control signal for a predetermined time if the comparison signal is reduced to a value within the predetermined tolerance. The maximum power controller compares the number of the first operations and the number of second operations obtained by counting the magnitude of the maximum power at the load according to stored internal operating voltage, and generates a selection signal used to change the selection of the resistors according to the comparison result to adjust the magnitude of the first power.
Abstract translation: 根据本发明的用于跟踪最大功率的装置包括电池; 电压控制器，用于根据从多个电阻器中选择的电阻器来调节从电池输出的第一功率的大小，并根据第一功率的工作电压之间的幅度差产生比较信号，该第一功率的工作电压具有根据 所选电阻和参考电压; 连接在所述电池和负载之间的开关部，其响应于所述第一和第二开关控制信号，根据所述比较信号的幅度变化来调整所述工作电压的大小; 开关控制器，用于产生第一和第二开关控制信号，以根据比较信号将工作电压和参考电压之间的幅度减小到预定公差内的值; 以及最大功率控制器，用于如果所述比较信号减小到所述预定公差内的值，则通过对所述第一切换控制信号或所述第二切换控制信号的出现次数进行计数而获得的第一操作的数量达预定时间。 最大功率控制器通过根据存储的内部工作电压对负载中的最大功率的大小进行计数而获得的第一操作的数量和第二操作的数量进行比较，并且生成用于改变电阻器的选择的选择信号 比较结果来调整第一功率的大小。
-
公开(公告)号：KR1020130087777A
公开(公告)日：2013-08-07
申请号：KR1020120008906
申请日：2012-01-30
Applicant: 한국전자통신연구원
CPC classification number: H02J50/00 , H02J5/005 , H02J7/0063 , H02J7/025
Abstract: PURPOSE: An energy storage system which is equipped with a wired and wireless energy transmission function is provided to store and distribute various energies by providing a system for smart grid. CONSTITUTION: An energy input unit (110) inputs energy. An energy wireless transceiver (130) wirelessly transmits and receives the energy. An energy storage/control unit (140) stores the energy. An energy output unit (160) consumes the stored energy. An energy output control unit (150) distributes the stored energy to the energy output unit. [Reference numerals] (110) Energy input unit; (120) Energy input control unit; (130) Energy wireless transmission/receiving unit; (140) Energy storage/control unit; (150) Energy output control unit; (160) Energy output unit
Abstract translation: 目的：提供一种配备有线和无线能量传输功能的能量存储系统，通过提供智能电网系统来存储和分配各种能量。 构成：能量输入单元（110）输入能量。 能量无线收发器（130）无线地传输和接收能量。 能量储存/控制单元（140）存储能量。 能量输出单元（160）消耗存储的能量。 能量输出控制单元（150）将存储的能量分配到能量输出单元。 （附图标记）（110）能量输入单元; （120）能量输入控制单元; （130）能量无线发射/接收单元; （140）储能/控制单元; （150）能量输出控制单元; （160）能量输出单元
-
公开(公告)号：KR1020120064184A
公开(公告)日：2012-06-19
申请号：KR1020100125290
申请日：2010-12-09
Applicant: 한국전자통신연구원
IPC: G06F9/06
Abstract: PURPOSE: An adaptable multimedia processor using a main processor, a memory, and a bit stream analyzer is provided to play various types of multimedia input data using different compression formats in real time using one machine. CONSTITUTION: An adaptable multimedia processor comprises the following: a bit stream analyzer(308) analyzing bit stream information of multimedia data; and a bit stream learning unit(309) converting the multimedia data having a data format impossible to play on a machine into a data format possible to play on the machine by performing the learning algorithm based on the analysis of the bit stream analyzer.
Abstract translation: 目的：提供使用主处理器，存储器和位流分析器的适应性多媒体处理器，使用一台机器实时使用不同的压缩格式播放各种类型的多媒体输入数据。 构成：适应性强的多媒体处理器包括：分析多媒体数据的比特流信息的比特流分析器（308） 以及比特流学习单元（309），通过基于比特流分析器的分析，通过执行学习算法，将具有不可能在机器上播放的数据格式的多媒体数据转换成可以在机器上播放的数据格式。
-
公开(公告)号：KR1020110073173A
公开(公告)日：2011-06-29
申请号：KR1020100028448
申请日：2010-03-30
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A memory system comprising a plurality of DMA channels and an integrating management method for a plurality of DMA channels are provided to improve data transmission efficiency of a memory controller by the integrated management of multichannel memory controller and connected multiple DMA channels. CONSTITUTION: A memory controller(200) performs data transceiving operation with a memory(100). The memory controller comprises multiple channels which are physically separated each other. A DMA controller (300) is connected to the multiple channels of the memory controller and includes multiple DMA channels which are physically separated each other. The DMA controller performs data transceiving operation with the memory through the multiple DMA channels and the memory controller. An access module(400) connects the channels of the memory controller with the DMA channels each other.
Abstract translation: 目的：提供包括多个DMA通道的存储系统和用于多个DMA通道的集成管理方法，以通过多通道存储器控制器和连接的多个DMA通道的集成管理来提高存储器控制器的数据传输效率。 构成：存储器控制器（200）用存储器（100）执行数据收发操作。 存储器控制器包括物理上彼此分离的多个通道。 DMA控制器（300）连接到存储器控制器的多个通道，并且包括物理上彼此分离的多个DMA通道。 DMA控制器通过多个DMA通道和存储器控制器与存储器执行数据收发操作。 访问模块（400）将存储器控制器的通道与DMA通道相互连接。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.039 seconds)
