公开(公告)号：DE102016200965B4

公开(公告)日：2020-11-19

申请号：DE102016200965

申请日：2016-01-25

Applicant: GLOBALFOUNDRIES INC

Inventor： MOLL HANS-PETER ,  BAARS PETER ,  KAMMLER THORSTEN

IPC: H01L27/092 ,  H01L21/28 ,  H01L21/768 ,  H01L21/8238 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45

Abstract: Eine Halbleiterstruktur (100), die umfasst:ein Substrat (101);einen ersten Transistor (123) und einen zweiten Transistor (407), wobei der erste Transistor (123) eines von einem p-Kanal-Transistor und einem n-Kanal-Transistor ist und der zweite Transistor (407) das andere von einem p-Kanal-Transistor und einem n-Kanal-Transistor ist;mindestens eine elektrisch leitfähige Säule (301, 302), die sich über dem Substrat (101) befindet und einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet, umfasst; undeine Gateelektrode (401) des ersten Transistors (123), die sich über dem Substrat (100) befindet und einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet, umfasst, wobei die äußere Schicht der Gateelektrode (401) des ersten Transistors (123) ein erstes metallisches Material zur Anpassung der Austrittsarbeit eines Gates umfasst, das für eine Anpassung der Austrittsarbeit der Gateelektrode (401) des ersten Transistors (123) ausgelegt ist;wobei die Gateelektrode (401) des ersten Transistors (123) jede der mindestens einen elektrisch leitfähigen Säule (301, 302) ringförmig umschließt und sich die äußere Schicht von jeder der mindestens einen elektrisch leitfähigen Säule (301, 302) in Kontakt mit der äußeren Schicht der Gateelektrode (401) des ersten Transistors (123) befindet; undwobei die äußere Schicht der mindestens einen elektrisch leitfähigen Säule (301, 302) und die äußere Schicht der Gateelektrode des ersten Transistors (123) aus verschiedenen metallischen Materialien gebildet sind;wobei der zweite Transistor (407) eine Gateelektrode (412) umfasst, wobei die Gateelektrode (412) des zweiten Transistors (407) ein zweites metallisches Material zur Anpassung der Austrittsarbeit eines Gates umfasst, das für eine Anpassung der Austrittsarbeit der Gateelektrode (412) des zweiten Transistors (407) ausgelegt ist; undwobei die äußere Schicht der elektrisch leitfähigen Säule (301, 302) das zweite metallische Material zur Anpassung der Austrittsarbeit eines Gates umfasst.

公开(公告)号：DE102009021489A1

公开(公告)日：2010-11-18

申请号：DE102009021489

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： REICHEL CARSTEN ,  KAMMLER THORSTEN ,  ZEUN ANNEKATHRIN ,  KRONHOLZ STEPHAN

IPC: H01L21/8234 ,  H01L27/092

Abstract: Beim Herstellen komplexer Gateelektrodenstrukturen, die eine schwellwerteinstellende Halbleiterlegierung für eine Art an Transistoren erfordert, wird eine Vertiefung in dem entsprechenden aktiven Gebiet hergestellt, wodurch eine bessere Prozessgleichmäßigkeit während des Abscheidens des Halbleitermaterials erreicht wird. Auf Grund der Vertiefung können freiliegende Seitenwandoberflächenbereiche des aktiven Gebiets während des selektiven epitaktischen Aufwachsprozesses vermieden werden, wodurch wesentlich zu einer besseren Schwellwertstabilität des resultierenden Transistors, der den Metallgatestapel mit großem ε enthält, beigetragen wird.

公开(公告)号：SG177171A1

公开(公告)日：2012-01-30

申请号：SG2011089059

申请日：2008-01-31

Applicant: GLOBALFOUNDRIES INC

Inventor： GEHRING ANDREAS ,  WIATR MACIEJ ,  WEI ANDY ,  KAMMLER THORSTEN ,  SCOTT CASEY ,  BOSCHKE ROMAN

Abstract: By providing a protection layer on a silicon/germanium material of high germanium concentration, a corresponding loss of strained semiconductor material may be significantly reduced or even completely avoided. The protection layer may be formed prior to critical cleaning processes and may be maintained until the formation of metal silicide regions. Hence, high performance gain of P-type transistors may be accomplished without requiring massive overfill during the selective epitaxial growth process.

公开(公告)号：DE102016015713B4

公开(公告)日：2020-12-10

申请号：DE102016015713

申请日：2016-02-29

Applicant: GLOBALFOUNDRIES INC

Inventor： SICHLER STEFFEN ,  BAUDOT SYLVAIN HENRI ,  KAMMLER THORSTEN ,  FAUL JÜRGEN ,  JAVORKA PETER

IPC: H01L21/8234 ,  H01L27/088

Abstract: Verfahren zum Bilden einer Halbleitervorrichtungsstruktur, umfassend:ein Bereitstellen eines ersten aktiven Gebiets (SOI-A) und eines zweiten aktiven Gebiets (BULK-A) in einem oberseitigen Oberflächenabschnitt eines Substrats, wobei von dem ersten aktiven Gebiet (SOI-A) und dem zweiten aktiven Gebiet (BULK-A) lediglich das Substrat in dem ersten aktiven Gebieten (SOI-A) derart konfiguriert ist, dass es eine aktive Halbleiterschicht (202A) und ein vergrabenes isolierendes Material (201A) umfasst, das zwischen der aktiven Halbleiterschicht (202A) und einem Halbleitersubstratmaterial (200) angeordnet ist;ein Bilden einer ersten Gatestruktur (210A) mit einem ersten Gatedielektrikum (212A) und einem ersten Gateelektrodenmaterial (214A) über dem ersten aktiven Gebiet (SOI-A) und einer zweiten Gatestruktur (220A) mit einem zweiten Gatedielektrikum (222A) und einem zweiten Gateelektrodenmaterial (224A) über dem zweiten aktiven Gebiet (BULK-A), wobei eine Dicke des zweiten Gatedielektrikums (222A) größer ist als eine Dicke des ersten Gatedielektrikums (212A);ein Bilden einer ersten Seitenwandabstandshalterstruktur (231A) an der ersten Gatestruktur (210A);ein epitaktisches Aufwachsen von erhöhten Source/Drainbereichen (234A) neben der ersten Gatestruktur (210A) in Ausrichtung zur ersten Seitenwandabstandshalterstruktur (231A);ein Erhöhen eines Dotierstoffniveaus in dem zweiten aktiven Gebiet (BULK-A) unter Durchführung eines Implantationsprozesses (245A) nach Bildung der erhöhten Source/Drainbereiche (234A); und anschließendein Bilden einer zweiten Seitenwandabstandshalterstruktur (260A) an der zweiten Gatestruktur (220A), wobei eine Dicke der zweiten Seitenwandabstandshalterstruktur (260A) größer ist als eine Dicke der ersten Seitenwandabstandshalterstruktur (231A).

公开(公告)号：DE102016015713A1

公开(公告)日：2017-09-14

申请号：DE102016015713

申请日：2016-02-29

Applicant: GLOBALFOUNDRIES INC

Inventor： SICHLER STEFFEN ,  BAUDOT SYLVAIN HENRI ,  KAMMLER THORSTEN ,  FAUL JÜRGEN ,  JAVORKA PETER

IPC: H01L21/8234 ,  H01L27/088

Abstract: In einem Aspekt der Erfindung wird eine Halbleitervorrichtungsstruktur gebildet, wobei ein erstes aktives Gebiet und ein zweites aktives Gebiet in einem oberseitigen Oberflächenabschnitt eines Substrats bereitgestellt werden, die durch wenigstens eine Isolationsstruktur seitlich voneinander beabstandet sind. Hierbei ist von dem ersten aktiven Gebiet und dem zweiten aktiven Gebiet lediglich das Substrat in dem ersten aktiven Gebieten derart konfiguriert, dass es eine aktive Halbleiterschicht, ein Halbleitersubstratmaterial (200) und ein vergrabenes isolierendes Material (201A) umfasst, das zwischen der aktiven Halbleiterschicht und dem Halbleitersubstratmaterial (200) angeordnet ist. Über dem ersten aktiven Gebiet wird eine erste Gatestruktur (210A) mit einem ersten Gatedielektrikum und einem Gateelektrodenmaterial (214A) gebildet und über dem zweiten aktiven Gebiet wird eine zweite Gatestruktur (220A) mit einem zweiten Gatedielektrikum und einem zweiten Gateelektrodenmaterial (224A) gebildet, wobei eine Dicke des zweiten Gatedielektrikums größer ist als eine Dicke des ersten Gatedielektrikums. An der ersten Gatestruktur (210A) wird eine erste Seitenwandabstandshalterstruktur (231A) gebildet und an der zweiten Gatestruktur (220A) wird eine zweite Seitenwandabstandshalterstruktur (260A) mit einer Dicke gebildet, die größer ist als eine Dicke der ersten Seitenwandabstandshalterstruktur (231A).

公开(公告)号：DE102016203154A1

公开(公告)日：2017-06-14

申请号：DE102016203154

申请日：2016-02-29

Applicant: GLOBALFOUNDRIES INC

Inventor： SICHLER STEFFEN ,  JAVORKA PETER ,  FAUL JÜRGEN ,  BAUDOT SYLVAIN HENRI ,  KAMMLER THORSTEN

IPC: H01L21/8232 ,  H01L27/088

Abstract: Die vorliegende Erfindung stellt gemäß einigen anschaulichen Ausführungsformen ein Verfahren zum Bilden einer Halbleitervorrichtungsstruktur bereit, wobei das Verfahren umfasst: ein Bereitstellen eines ersten aktiven Gebiets und eine zweiten aktiven Gebiets in einem oberseitigen Oberflächenbereich eines Substrats, wobei die ersten und zweiten aktiven Gebiete durch wenigstens eine Isolationsstruktur seitlich beabstandet sind, ein Bilden einer ersten Gatestruktur mit einem ersten Gatedielektrikum in dem ersten Gateelektrodenmaterial über dem ersten aktiven Gebiet und einer zweiten Gatestruktur mit einem zweiten Gatedielektrikum und einem zweiten Gateelektrodenmaterial über dem zweiten aktiven Gebiet, wobei eine Dicke des zweiten Gatedielektrikums größer ist als die Dicke des ersten Gatedielektrikums, und ein Bilden einer ersten Seitenwandabstandshalterstruktur an der ersten Gatestruktur und einer zweiten Seitenwandabstandshalterstruktur an der zweiten Gatestruktur, wobei eine Dicke der zweiten Seitenwandabstandshalterstruktur größer ist als eine Dicke der ersten Seitenwandabstandshalterstruktur.

公开(公告)号：DE102007063270B4

公开(公告)日：2011-06-01

申请号：DE102007063270

申请日：2007-12-31

Applicant: AMD FAB 36 LLC ,  GLOBALFOUNDRIES INC

Inventor： TRENTZSCH MARTIN ,  KAMMLER THORSTEN ,  STEPHAN ROLF

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8234

公开(公告)号：DE102016203154B4

公开(公告)日：2017-09-28

申请号：DE102016203154

申请日：2016-02-29

Applicant: GLOBALFOUNDRIES INC

Inventor： SICHLER STEFFEN ,  JAVORKA PETER ,  FAUL JÜRGEN ,  BAUDOT SYLVAIN HENRI ,  KAMMLER THORSTEN

IPC: H01L21/8234 ,  H01L27/088

Abstract: Verfahren zum Bilden einer Halbleitervorrichtungsstruktur, umfassend: ein Bereitstellen eines ersten aktiven Gebiets (SOI-A) und eines zweiten aktiven Gebiets (BULK-A) in einem oberseitigen Oberflächenabschnitt eines Substrats (200), wobei das erste und zweite aktive Gebiet (SOI-A, BULK-A) durch wenigstens eine Isolationsstruktur seitlich beabstandet sind; ein Bilden einer ersten Gatestruktur (210A) mit einem ersten Gatedielektrikum (212A) und einem ersten Gateelektrodenmaterial (214A) über dem ersten aktiven Gebiet (SOI-A) und einer zweiten Gatestruktur (220A) mit einem zweiten Gatedielektrikum (222A) und einem zweiten Gateelektrodenmaterial (224A) über dem zweiten aktiven Gebiet (BULK-A), wobei eine Dicke des zweiten Gatedielektrikums (222A) größer ist als eine Dicke des ersten Gatedielektrikums (212A); ein Abscheiden einer ersten Seitenwandabstandshaltermaterialschicht (232A) über den ersten und zweiten Gatestrukturen (210A, 220A); ein Bilden einer ersten Maske (M4A) über dem zweiten aktiven Gebiet (BULK-A), wobei das erste aktive Gebiet (SOI-A) für die weitere Bearbeitung freiliegt; ein anisotropes Ätzen des ersten Seitenwandabstandshaltermaterials (232A), wobei ein erster Seitenwandabstandshalter (231A) auf der ersten Gatestruktur (210A) gebildet wird und oberseitige Oberflächenbereiche in dem ersten aktiven Gebiet (SOI-A) in Ausrichtung zur ersten Maske (M4A) und dem ersten Seitenwandabstandshalter (231A) freiliegen; ein epitaktisches Aufwachsen von erhöhten Source/Drainbereichen (234A) in den freiliegenden oberseitigen Oberflächenbereichen; ein Entfernen der ersten Maske (M4A); ein Bilden einer ersten Abstandshalterstruktur (SP2-A) über der zweiten Gatestruktur (220A); ein Bilden einer zweiten Maske (M7A) über dem ersten aktiven Gebiet (SOI-A), wobei das zweite aktive Gebiet (BULK-A) der weiteren Bearbeitung ausgesetzt ist; ein Durchführen eines Implantationsprozesses (245A) zum Erhöhen eines Dotierstoffniveaus in dem zweiten aktiven Gebiet (BULK-A) in Ausrichtung zur zweiten Gatestruktur (220A) und ersten Abstandshalterstruktur (Sp2-A); ein Entfernen der zweiten Maske (M7A); und ein Austauschen der ersten Abstandshalterstruktur (Sp2-A) durch eine zweite Abstandshalterstruktur (260A) auf der zweiten Gatestruktur (220A), ...

公开(公告)号：DE102016200965A1

公开(公告)日：2016-08-25

申请号：DE102016200965

申请日：2016-01-25

Applicant: GLOBALFOUNDRIES INC

Inventor： MOLL HANS-PETER ,  BAARS PETER ,  KAMMLER THORSTEN

IPC: H01L29/417 ,  H01L21/28 ,  H01L21/336 ,  H01L29/45 ,  H01L29/78

Abstract: Eine Halbleiterstruktur umfasst ein Substrat, mindestens eine elektrisch leitfähige Säule, die sich über dem Substrat befindet, und eine elektrisch leitfähige Struktur, die sich über dem Substrat befindet. Die elektrisch leitfähige Säule umfasst einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet. Die elektrisch leitfähige Struktur umfasst ebenfalls einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet. Die elektrisch leitfähige Struktur umschließt jede der mindestens einen elektrisch leitfähigen Säule ringförmig. Die äußere Schicht von jeder der mindestens einen elektrisch leitfähigen Säule befindet sich in Kontakt mit der äußeren Schicht der elektrisch leitfähigen Struktur. Die äußere Schicht der mindestens einen elektrisch leitfähigen Säule und die äußere Schicht der elektrisch leitfähigen Struktur sind aus verschieden metallischen Materialien gebildet.

公开(公告)号：DE102015205458B3

公开(公告)日：2016-06-09

申请号：DE102015205458

申请日：2015-03-25

Applicant: GLOBALFOUNDRIES INC

Inventor： BAARS PETER ,  KAMMLER THORSTEN ,  MOLL HANS-PETER

IPC: H01L21/8234 ,  H01L21/336 ,  H01L21/762 ,  H01L21/84 ,  H01L27/088

Abstract: Es wird in einem Aspekt der Erfindung ein Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur bereitgestellt. In einer beispielhaften Ausführungsform wird hierbei ein SOI-Substrat mit einer vergrabenen isolierenden Schicht bereitgestellt, die zwischen einem Halbleitersubstrat und einer Halbleiterschicht angeordnet ist. Ferner wird im SOI-Substrat eine STI-Struktur gebildet, wobei die STI-Struktur einen ersten Vorrichtungsbereich und einen zweiten Vorrichtungsbereich voneinander beabstandet. Der erste Vorrichtungsbereich und der zweite Vorrichtungsbereich sind in der Halbleiterschicht gebildet sind. Das Verfahren umfasst weiterhin ein Entfernen der Halbleiterschicht und der vergrabenen isolatierenden Schicht im ersten Vorrichtungsbereich nach Bildung der STI-Struktur und ein nachfolgendes Bilden einer ersten Gatestruktur über dem ersten Vorrichtungsbereich und einer zweiten Gatestruktur über dem zweiten Vorrichtungsbereich durch ein Abscheiden, Strukturieren und anisotropes Ätzen von Gatematerialien über dem ersten Vorrichtungsbereich und dem zweiten Vorrichtungsbereich.