公开(公告)号：DE102007004862B4

公开(公告)日：2014-01-30

申请号：DE102007004862

申请日：2007-01-31

Applicant: GLOBALFOUNDRIES INC

Inventor： GEHRING ANDREAS ,  WIATR MACIEJ ,  WEI ANDY ,  KAMMLER THORSTEN ,  BOSCHKE ROMAN ,  SCOTT CASEY

IPC: H01L21/336 ,  H01L21/8238

Abstract: Verfahren mit: Bilden eines Maskenmaterials über einer Gateelektrode eines p-Kanal-Transistors; Bilden eines verformten, Silizium und Germanium aufweisenden Materials in einer Vertiefung, die benachbart zu der maskierten Gateelektrode des p-Kanal-Transistors ausgebildet ist, um das Kanalgebiet des p-Kanal-Transistors zu verformen; Bilden einer Schutzschicht auf dem verformten, Silizium und Germanium aufweisenden Material; und Bilden von Drain- und Sourceerweiterungsgebieten und Bilden von weiteren Drain- und Sourcegebieten zumindest teilweise in dem Silizium und Germanium aufweisenden Material jeweils bei Anwesenheit der Schutzschicht.

公开(公告)号：DE102009035438B4

公开(公告)日：2013-02-07

申请号：DE102009035438

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KAMMLER THORSTEN ,  RICHTER RALF ,  LENSKI MARKUS ,  GRASSHOFF GUNTER

IPC: H01L21/311 ,  H01L21/265 ,  H01L21/316

Abstract: Verfahren mit: Bilden eines Abstandshalterschichtstapels (110) über einem Schaltungsstrukturelement (151B), das über einem aktiven Gebiet (102A, 102B) eines Halbleiterbauelements (100) gebildet ist, wobei der Abstandshalterschichtstapel (110) eine Ätzstoppschicht (111) und ein Abstandshaltermaterial (112), das über der Ätzstoppschicht gebildet ist, aufweist, und wobei die Ätzstoppschicht ein dielektrisches Material mit großem &egr; aufweist; und Bilden eines Abstandshalterelements (112S) an Seitenwänden des Schaltungsstrukturelements (151B) durch Ausführen eines plasmaunterstützten Ätzprozesses und Anwendung der Ätzstoppschicht (111) als ein Ätzstoppmaterial; wobei das dielektrische Material mit großem &egr; eine Dielektrizitätskonstante von ungefähr 10.0 oder höher besitzt; und wobei der Ätzwiderstand des Ätzstoppmaterials durch das dielektrische Material mit großem &egr; erhöht wird.

公开(公告)号：DE102008063432B4

公开(公告)日：2011-07-28

申请号：DE102008063432

申请日：2008-12-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  KAMMLER THORSTEN ,  BEERNINK GUNDA ,  REICHEL CARSTEN

IPC: H01L21/336 ,  H01L21/322 ,  H01L29/78

Abstract: Verfahren mit: Bilden einer Schicht (105) einer siliziumenthaltenden Halbleiterlegierung auf einem siliziumenthaltenden kristallinen Halbleitergebiet, wobei die Halbleiterlegierung eine erste nicht-Siliziumsorte aufweist; Einführen einer zweiten nicht-Siliziumsorte (107a) in die Schicht (105) aus siliziumenthaltender Halbleiterlegierung, wobei die zweite nicht-Siliziumsorte (107a) die gleiche Wertigkeit wie Silizium aufweist und sich von der ersten nicht-Siliziumsorte unterscheidet; und Bilden einer Gateelektrodenstruktur (110) eines Transistors über der Schicht (105) aus siliziumenthaltender Halbleiterlegierung, wobei die Gateelektrodenstruktur (110) eine dielektrische Gateisolationsschicht (111) mit großem &egr;, die in direktem Kontakt mit der Schicht (105) einer siliziumenthaltenden Halbleiterlegierung steht, die die erste und zweite nicht-Siliziumsorte (107a) aufweist, und ein metallenthaltendes Gateelektrodenmaterial (112), das auf der dielektrischen Gateisolationsschicht (111) mit großem &egr; gebildet ist, aufweist; und wobei eine maximale Konzentration der zweiten nicht-Siliziumsorte (107a) in oder unter der Schicht (105) der Halbleiterlegierung angeordnet wird.

公开(公告)号：DE102016200965B4

公开(公告)日：2020-11-19

申请号：DE102016200965

申请日：2016-01-25

Applicant: GLOBALFOUNDRIES INC

Inventor： MOLL HANS-PETER ,  BAARS PETER ,  KAMMLER THORSTEN

IPC: H01L27/092 ,  H01L21/28 ,  H01L21/768 ,  H01L21/8238 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45

Abstract: Eine Halbleiterstruktur (100), die umfasst:ein Substrat (101);einen ersten Transistor (123) und einen zweiten Transistor (407), wobei der erste Transistor (123) eines von einem p-Kanal-Transistor und einem n-Kanal-Transistor ist und der zweite Transistor (407) das andere von einem p-Kanal-Transistor und einem n-Kanal-Transistor ist;mindestens eine elektrisch leitfähige Säule (301, 302), die sich über dem Substrat (101) befindet und einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet, umfasst; undeine Gateelektrode (401) des ersten Transistors (123), die sich über dem Substrat (100) befindet und einen inneren Teil und eine äußere Schicht, die sich unterhalb des inneren Teils und seitlich von dem inneren Teil befindet, umfasst, wobei die äußere Schicht der Gateelektrode (401) des ersten Transistors (123) ein erstes metallisches Material zur Anpassung der Austrittsarbeit eines Gates umfasst, das für eine Anpassung der Austrittsarbeit der Gateelektrode (401) des ersten Transistors (123) ausgelegt ist;wobei die Gateelektrode (401) des ersten Transistors (123) jede der mindestens einen elektrisch leitfähigen Säule (301, 302) ringförmig umschließt und sich die äußere Schicht von jeder der mindestens einen elektrisch leitfähigen Säule (301, 302) in Kontakt mit der äußeren Schicht der Gateelektrode (401) des ersten Transistors (123) befindet; undwobei die äußere Schicht der mindestens einen elektrisch leitfähigen Säule (301, 302) und die äußere Schicht der Gateelektrode des ersten Transistors (123) aus verschiedenen metallischen Materialien gebildet sind;wobei der zweite Transistor (407) eine Gateelektrode (412) umfasst, wobei die Gateelektrode (412) des zweiten Transistors (407) ein zweites metallisches Material zur Anpassung der Austrittsarbeit eines Gates umfasst, das für eine Anpassung der Austrittsarbeit der Gateelektrode (412) des zweiten Transistors (407) ausgelegt ist; undwobei die äußere Schicht der elektrisch leitfähigen Säule (301, 302) das zweite metallische Material zur Anpassung der Austrittsarbeit eines Gates umfasst.

公开(公告)号：DE102007057688B4

公开(公告)日：2012-06-21

申请号：DE102007057688

申请日：2007-11-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： RICHTER RALF ,  KAMMLER THORSTEN ,  SALZ HEIKE ,  GRIMM VOLKER

IPC: H01L21/8238

Abstract: Verfahren mit: konformes Abscheiden einer ersten verspannungsinduzierenden dielektrischen Schicht (230) über mehreren ersten Gateelektrodenstrukturen (221) und mehreren zweiten Gateelektrodenstrukturen (221) eines Halbleiterbauelements (200), wobei die ersten und zweiten Gateelektrodenstrukturen (221) zumindest teilweise über einer Halbleiterschicht ausgebildet sind; Bilden einer Ätzsteuerschicht (231) auf der ersten verspannungsinduzierenden Schicht (230) derart, dass eine spezifizierte Füllhöhe der ersten verspannungsinduzierenden Schicht (230) und der Ätzsteuerschicht (231) in einem Raumbereich zwischen zwei benachbarten Gateelektrodenstrukturen (221) erreicht wird, wobei die spezifizierte Füllhöhe mindestens der Hälfte einer Höhe der mehreren ersten und zweiten Gateelektrodenstrukturen (221) entspricht; selektives Entfernen der Ätzsteuerschicht (231) und der ersten verspannungsinduzierenden Schicht (230) von den mehreren zweiten Gateelektrodenstrukturen (221); Abscheiden einer zweiten verspannungsinduzierenden dielektrischen Schicht (240) über der Ätzsteuerschicht (231) und der ersten verspannungsinduzierenden Schicht (230) und den mehreren zweiten Gateelektrodenstrukturen (221); und selektives Entfernen der zweiten verspannungsinduzierenden Schicht (240) von der ersten verspannungsinduzierenden Schicht (230) durch Ausführen eines...

公开(公告)号：DE102009035409A1

公开(公告)日：2011-02-10

申请号：DE102009035409

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KAMMLER THORSTEN ,  WIATR MACIEJ ,  BOSCHKE ROMAN ,  JAVORKA PETER

IPC: H01L27/088 ,  H01L21/8232 ,  H01L21/8244 ,  H01L27/11

Abstract: In einer statischen Speicherzelle wird die Fehlerrate bei der Herstellung von Kontaktelementen, die ein aktives Gebiet mit einer Gateelektrodenstruktur verbinden, die über einem Isolationsgebiet hergestellt ist, deutlich verringert, indem eine Implantationssorte an einem Endbereich des aktiven Gebiets durch eine Seitenwand des Isolationsgrabens vor dem Füllen des Grabens mit einem isolierenden Material eingebaut wird. Die Implantationssorte ist eine p-Dotierstoffsorte und/oder eine inerte Sorte, um die Materialeigenschaften des Endbereichs des aktiven Gebiets deutlich zu modifizieren.

公开(公告)号：DE102009021489A1

公开(公告)日：2010-11-18

申请号：DE102009021489

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： REICHEL CARSTEN ,  KAMMLER THORSTEN ,  ZEUN ANNEKATHRIN ,  KRONHOLZ STEPHAN

IPC: H01L21/8234 ,  H01L27/092

Abstract: Beim Herstellen komplexer Gateelektrodenstrukturen, die eine schwellwerteinstellende Halbleiterlegierung für eine Art an Transistoren erfordert, wird eine Vertiefung in dem entsprechenden aktiven Gebiet hergestellt, wodurch eine bessere Prozessgleichmäßigkeit während des Abscheidens des Halbleitermaterials erreicht wird. Auf Grund der Vertiefung können freiliegende Seitenwandoberflächenbereiche des aktiven Gebiets während des selektiven epitaktischen Aufwachsprozesses vermieden werden, wodurch wesentlich zu einer besseren Schwellwertstabilität des resultierenden Transistors, der den Metallgatestapel mit großem ε enthält, beigetragen wird.

公开(公告)号：DE102009035409B4

公开(公告)日：2013-06-06

申请号：DE102009035409

申请日：2009-07-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KAMMLER THORSTEN ,  WIATR MACIEJ ,  BOSCHKE ROMAN ,  JAVORKA PETER

IPC: H01L27/092 ,  H01L21/283 ,  H01L21/762 ,  H01L21/8244 ,  H01L27/11

Abstract: Verfahren mit: Bilden eines Isolationsgrabens in einem Halbleitermaterial eines Halbleiterbauelements, wobei der Isolationsgraben eine Seitenwand besitzt, die an ein aktives Gebiet eines ersten Transistors einer Speicherzelle des Halbleiterbauelements angrenzt, wobei die Seitenwand das aktive Gebiet in einer Längsrichtung begrenzt; Einführen einer Implantationssorte in einen Bereich des aktiven Gebiets durch zumindest einen Teil der Seitenwand, wobei die Implantationssorte sich mit einer spezifizierten Tiefe und bis zu einem spezifizierten Abstand zu der Seitenwand entlang der Längsrichtung in das aktive Gebiet erstreckt; Füllen des Isolationsgrabens mit einem isolierenden Material nach dem Einführen der Implantationssorte, um eine Isolationsstruktur zu bilden; Bilden des ersten Transistors in und über dem aktiven Gebiet; Bilden eines Teils einer Gateelektrode eines zweiten Transistors der Speicherzelle über der Isolationsstruktur; Bilden eines dielektrischen Materials, so dass der erste Transistor und der zweite Transistor umschlossen werden; und Bilden eines Kontaktelements in dem dielektrischen Material, wobei das Kontaktelement das aktive Gebiet und den Teil der Gateelektrode des zweiten Transistors verbindet.

公开(公告)号：SG177171A1

公开(公告)日：2012-01-30

申请号：SG2011089059

申请日：2008-01-31

Applicant: GLOBALFOUNDRIES INC

Inventor： GEHRING ANDREAS ,  WIATR MACIEJ ,  WEI ANDY ,  KAMMLER THORSTEN ,  SCOTT CASEY ,  BOSCHKE ROMAN

Abstract: By providing a protection layer on a silicon/germanium material of high germanium concentration, a corresponding loss of strained semiconductor material may be significantly reduced or even completely avoided. The protection layer may be formed prior to critical cleaning processes and may be maintained until the formation of metal silicide regions. Hence, high performance gain of P-type transistors may be accomplished without requiring massive overfill during the selective epitaxial growth process.

公开(公告)号：DE102009021489B4

公开(公告)日：2012-01-12

申请号：DE102009021489

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： REICHEL CARSTEN ,  KAMMLER THORSTEN ,  ZEUN ANNEKATHRIN ,  KRONHOLZ STEPHAN

IPC: H01L21/8234 ,  H01L27/092

Abstract: Verfahren mit: Entfernen von Material eines ersten aktiven Gebiets (202a) selektiv zu einer Isolationsstruktur (102c), um eine Vertiefung (218a) zu bilden, wobei die Isolationsstruktur (102c) das erste aktive Gebiet (202a) in einer Halbleiterschicht (202) eines Halbleiterbauelements (200) lateral begrenzt; Bilden einer Schicht aus einer Halbleiterlegierung (209) in der Vertiefung (218a); und Bilden einer Gateelektrodenstruktur (251) eines Transistors (250a) auf der Schicht der Halbleiterlegierung (209), wobei die Gateelektrodenstruktur (251) eine Gateisolationsschicht (253) mit einem Dielektrikum mit großem &egr; und ein metallenthaltendes Gateelektrodenmaterial (254a) aufweist, das auf der Gateisolationsschicht (253) mit Dielektrikum mit großem &egr; gebildet ist, gekennzeichnet durch Entfernen von Material eines zweiten aktiven Gebiets (202b), das in der Halbleiterschicht (202) gebildet ist, um eine zweite Vertiefung (218b) zu erzeugen, Bilden der Halbleiterlegierung (209b) in der zweiten Vertiefung (218b) und Entfernen der Halbleiterlegierung (209b) selektiv in dem zweiten aktiven Gebiet (202b).