公开(公告)号：DE102009023298A1

公开(公告)日：2010-12-02

申请号：DE102009023298

申请日：2009-05-29

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  LENSKI MARKUS ,  PAPAGEORGIOU VASSILIOS

IPC: H01L21/336 ,  H01L27/092 ,  H01L29/78

Abstract: Das Leistungsverhalten von p-Kanaltransistoren kann auf der Grundlage einer eingebetteten verformungsinduzierenden Halbleiterlegierung verbessert werden, indem eine Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε in Verbindung mit einer metallenthaltenden Deckschicht hergestellt wird, so dass eine schmäler werdende Konfiguration für die Gateelektrodenstruktur erreicht wird. Folglich kann die verformungsinduzierende Halbleiterlegierung auf der Grundlage eines Seitenwandabstandshalters mit minimaler Dicke hergestellt werden, um das verformungsinduzierende Halbleitermaterial näher an einem zentralen Bereich des Kanalgebiets anzuordnen.

公开(公告)号：DE102009021487A1

公开(公告)日：2010-11-18

申请号：DE102009021487

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/84 ,  H01L27/12

Abstract: Der pn-Übergang einer Substratdiode in einem komplexen SOI-Bauelement wird auf der Grundlage eines eingebetteten in-situ dotierten Halbleitermaterials hergestellt, wodurch bessere Diodeneigenschaften erreicht werden. Beispielsweise wird ein Silizium/Germanium-Halbleitermaterial in einer Aussparung in dem Substratmaterial hergestellt, wobei die Größe und die Form der Aussparung so gewählt werden, dass eine unerwünschte Wechselwirkung mit Metallsilizidmaterial vermieden wird.

公开(公告)号：DE102009021489A1

公开(公告)日：2010-11-18

申请号：DE102009021489

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： REICHEL CARSTEN ,  KAMMLER THORSTEN ,  ZEUN ANNEKATHRIN ,  KRONHOLZ STEPHAN

IPC: H01L21/8234 ,  H01L27/092

Abstract: Beim Herstellen komplexer Gateelektrodenstrukturen, die eine schwellwerteinstellende Halbleiterlegierung für eine Art an Transistoren erfordert, wird eine Vertiefung in dem entsprechenden aktiven Gebiet hergestellt, wodurch eine bessere Prozessgleichmäßigkeit während des Abscheidens des Halbleitermaterials erreicht wird. Auf Grund der Vertiefung können freiliegende Seitenwandoberflächenbereiche des aktiven Gebiets während des selektiven epitaktischen Aufwachsprozesses vermieden werden, wodurch wesentlich zu einer besseren Schwellwertstabilität des resultierenden Transistors, der den Metallgatestapel mit großem ε enthält, beigetragen wird.

公开(公告)号：DE102009021484A1

公开(公告)日：2010-11-25

申请号：DE102009021484

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  TRENTZSCH MARTIN ,  CARTER RICHARD

IPC: H01L21/8234 ,  H01L27/092

Abstract: Bei der Herstellung komplexer Gateelektrodenstrukturen von Transistorelementen unterschiedlicher Art wird die schwellwerteinstellende Kanalhalbleiterlegierung vor dem Herstellen von Isolationsstrukturen erzeugt, wodurch eine bessere Gleichmäßigkeit des schwellwerteinstellenden Materials erreicht wird. Folglich können Schwellwertschwankungen auf lokaler und globaler Ebene von p-Kanaltransistoren deutlich verringert werden.

公开(公告)号：DE102009015748A1

公开(公告)日：2010-10-21

申请号：DE102009015748

申请日：2009-03-31

Applicant: GLOBALFOUNDRIES DRESDEN MODULE ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/8238 ,  H01L27/105

Abstract: In aufwändigen p-Kanaltransistoren wird eine hohe Germaniumkonzentration in einer Silizium/Germanium-Legierung angewendet, wobei eine zusätzliche Halbleiterdeckschicht für bessere Prozessbedingungen während der Herstellung des Metallsilizids sorgt. Beispielsweise wird eine Siliziumschicht auf der Silizium/Germanium-Legierung hergestellt, wobei diese möglicherweise eine weitere verformungsinduzierende Atomsorte, die sich von Germanium unterscheidet, enthält, um eine hohe Verformungskomponente bereitzustellen, während gleichzeitig für verbesserte Bedingungen während des Silizidierungsprozesses gesorgt ist.

公开(公告)号：DE102010030765B4

公开(公告)日：2018-12-27

申请号：DE102010030765

申请日：2010-06-30

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KURZ ANDREAS ,  KRONHOLZ STEPHAN

IPC: H01L21/768 ,  H01L23/525 ,  H01L27/06

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst:Bilden einer Isolationsstruktur (103) in einem Halbleiterbasismaterial (101a) derart, dass ein erstes Kontaktgebiet (151) und ein zweites Kontaktgebiet (152) einer elektronischen Sicherung (150) in dem Halbleiterbasismaterial (101a, 102) lateral begrenzt werden, wobei das Halbleiterbasismaterial (101a, 102) eine Vollsubstratkonfiguration mit einem Substratmaterial des Halbleiterbauelements bildet;Bilden einer Vertiefung (153r) in dem Halbleiterbasismaterial (101a, 102) zwischen dem ersten (151) und dem zweiten (152) Kontaktgebiet und Bewahren eines Teils (153a, 153b) des Halbleiterbasismaterials derart, dass Seitenwände der Vertiefung (153r) erzeugt werden;Bilden eines Silizium-enthaltenden Halbleitermaterials (154) in der Vertiefung (153r), wobei das Silizium-enthaltende Halbleitermaterial (154) eine geringere Wärmeleitfähigkeit im Vergleich zu dem Halbleiterbasismaterial (101a, 102) besitzt; undBilden eines Metallsilizidmaterials (154s) in dem ersten und dem zweiten Kontaktgebiet (151, 152) und in dem Silizium-enthaltenden Halbleitermaterial (154) durch Maskieren der bewahrten Bereiche (153a, 153b) des Halbleiterbasismaterials und Bilden des Metallsilizids (154a) in dem Silizium-enthaltenden Halbleitermaterial (154) und dem ersten und dem zweiten Kontaktgebiet (151, 152).

公开(公告)号：DE102011003385B4

公开(公告)日：2015-12-03

申请号：DE102011003385

申请日：2011-01-31

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BEERNINK GUNDA ,  LENSKI MARKUS ,  SELIGER FRANK ,  RICHTER FRANK

IPC: H01L21/8238

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet und einer zweiten Gateelektrodenstruktur über einem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine dielektrische Deckschicht aufweisen; Bilden eines schützenden Abstandshalters gemeinsam an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur; Bilden eines verformungsinduzierenden Halbleitermaterials in dem ersten aktiven Gebiet in Anwesenheit der ersten Gateelektrodenstruktur, während das zweite aktive Gebiet und die zweite Gateelektrodenstruktur abgedeckt sind; Bilden einer Ätzstoppschicht über dem ersten und dem zweiten aktiven Gebiet nach dem Bilden des verformungsinduzierenden Halbleitermaterials; Bilden eines Füllmaterials über dem ersten und dem zweiten aktiven Gebiet nach dem Bilden der Ätzstoppschicht derart, dass die erste und die zweite Gateelektrodenstruktur lateral eingeschlossen sind und die dielektrischen Deckschichten freiliegen; Entfernen der dielektrischen Deckschichten; und Bilden von Drain- und Sourcegebieten in dem ersten und dem zweiten aktiven Gebiet nach dem Entfernen des Füllmaterials.

公开(公告)号：DE102012204190B3

公开(公告)日：2013-09-19

申请号：DE102012204190

申请日：2012-03-16

Applicant: GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  WASYLUK JOANNA ,  CHOW YEW TUCK

IPC: H01L21/336 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/16 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Gateelektrodenstrukturen in einer frühen Fertigungsphase werden die Schwellwertspannungseigenschaften auf der Grundlage eines schwellwertspannungseinstellenden Halbleitermaterials mit einer Halbleiterlegierung eingestellt. Um eine gewünschte hohe Bandlückenverschiebung zu erreichen, etwa in Bezug auf eine Silizium/Germaniumlegierung, wird eine moderat hohe Germaniumkonzentration in der Halbleiterlegierung vorgesehen, wobei jedoch an einer Grenzfläche, die mit dem Halbleiterbasismaterial gebildet ist, eine relativ hohe Germaniumkonzentration eingestellt ist, während an einer von der Grenzfläche abgewandten Oberfläche eine geringe Germaniumkonzentration vorgesehen wird. Eine Siliziumschicht wird ferner vor dem Erzeugen eines dielektrischen Gatematerials durch einen Oxidationsprozess vorgesehen.

公开(公告)号：DE102009021487B4

公开(公告)日：2013-07-04

申请号：DE102009021487

申请日：2009-05-15

Applicant: GLOBALFOUNDRIES DRESDEN MOD 1 ,  GLOBALFOUNDRIES INC

Inventor： KRONHOLZ STEPHAN ,  BOSCHKE ROMAN ,  PAPAGEORGIOU VASSILIOS ,  WIATR MACIEJ

IPC: H01L21/84 ,  H01L27/12

Abstract: Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung durch eine vergrabene isolierende Schicht des Halbleiterbauelements, um einen Teil eines kristallinen Materials eines Substrats des Halbleiterbauelements freizulegen; Bilden einer Aussparung in einem Teil des kristallinen Materials durch die Öffnung hindurch, wobei die Aussparung eine größere laterale Abmessung im Vergleich zur Öffnung besitzt; Bilden eines Halbleitermaterials in der Aussparung, wobei zumindest ein Teil des Halbleitermaterials eine Dotierstoffsorte so aufweist, dass ein pn-Übergang mit dem kristallinen Material gebildet wird; und Bilden eines Metallsilizids auf der Grundlage des Halbleitermaterials.

公开(公告)号：DE102011079833A1

公开(公告)日：2013-01-31

申请号：DE102011079833

申请日：2011-07-26

Applicant: GLOBALFOUNDRIES INC

Inventor： OSTERMAY INA ,  KRONHOLZ STEPHAN ,  OTT ANDREAS

IPC: H01L21/336 ,  H01L21/265 ,  H01L21/3065 ,  H01L29/78

Abstract: Bei der Herstellung komplexer Halbleiterbauelemente werden verformungsinduzierende Halbleitermaterialien in die aktiven Gebiete auf der Grundlage von Aussparungen eingebaut, die mittels kristallographisch anisotroper Ätzverfahren hergestellt werden. Um die gewünschte Gleichmäßigkeit für den epitaktischen Aufwachsvorgang und der Transistoreigenschaften zu erreichen, wird eine vergrabene Ätzstoppschicht in den aktiven Gebieten vorgesehen. Beispielsweise kann die vergrabene Ätzstoppschicht unter Anwendung eines Implantationsprozesses eingebaut werden.