公开(公告)号：DE102012218579B4

公开(公告)日：2014-05-28

申请号：DE102012218579

申请日：2012-10-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  DOMES DANIEL

IPC: H01G4/38 ,  H01G2/08 ,  H01G4/12 ,  H01G4/224 ,  H01G4/236 ,  H02M1/00 ,  H05K1/18 ,  H05K7/20

Abstract: Ein Kondensatormodul (100) aufweisend: ein Substrat (106) mit einer strukturierten ersten Metallisierung (108), die auf eine erste Seite (110) des Substrats (106) aufgebracht ist; eine Vielzahl von Anschlüssen (112), die elektrisch leitend mit der ersten Metallisierung (108) verbunden sind; eine Vielzahl von als Keramikkondensatoren ausgebildeten Kondensatoren (104), die auf der ersten Metallisierung (108) angeordnet sind und die einen ersten Satz von Kondensatoren (104) aus der Vielzahl von Kondensatoren (104) aufweisen, die zwischen einem ersten Satz von Anschlüssen (112) aus der Vielzahl von Anschlüssen (112) und einem zweiten Satz von Anschlüssen (112) aus der Vielzahl von Anschlüssen (112) elektrisch zueinander parallel geschaltet sind; und ein Modulgehäuse (102), das die Vielzahl von Kondensatoren (104) umschließt, wobei sich die Anschlüsse (112) auf der dem Substrat (106) abgewandten Seite der Metallisierung (108) aus dem Modulgehäuse (102) heraus erstrecken.

公开(公告)号：DE102013208818A1

公开(公告)日：2013-11-21

申请号：DE102013208818

申请日：2013-05-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD

IPC: H01L23/498 ,  H01L21/58 ,  H01L21/60

Abstract: Ein Leistungshalbleitermodul weist ein elektrisch isolierendes Substrat, eine Kupfermetallisierung, die auf der ersten Seite des Substrats angeordnet ist und in einen Chipbefestigungsbereich und in mehrere Kontaktbereichen gemustert ist, und einen Halbleiterchip auf, der an dem Chipbefestigungsbereich befestigt ist. Der Chip weist einen aktiven Vorrichtungsbereich und eine oder mehrere Kupferchipmetallisierungsschichten auf, die über dem aktiven Vorrichtungsbereich angeordnet sind. Der aktive Vorrichtungsbereich ist näher an der Kupfermetallisierung angeordnet als die eine oder mehreren Kupferchipmetallisierungsschichten. Die Kupferchipmetallisierungsschicht, die am weitesten von dem aktiven Vorrichtungsbereich angeordnet ist, weist einen Kontaktbereich auf, der sich über einen Großteil einer Seite des Chips erstreckt, die von dem Substrat weg zeigt. Das Modul weist ferner eine Kupferverbindungsmetallisierung auf, die mit dem Kontaktbereich des Chips über eine aluminiumfreie Bereichsverbindungsstelle und mit einem ersten der Kontaktbereiche der Kupfermetallisierung verbunden ist.

公开(公告)号：DE102012213573B3

公开(公告)日：2013-09-26

申请号：DE102012213573

申请日：2012-08-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD

IPC: H01L23/36 ,  H01L23/40 ,  H01L23/48 ,  H05K3/30

Abstract: Ein Aspekt der Erfindung betrifft eine Halbleitermodulanordnung. Diese umfasst ein Halbleitermodul (5) mit einer Oberseite (55), einer der Oberseite (55) entgegengesetzten Unterseite (56), sowie mehreren an der Oberseite (55) ausgebildeten elektrischen Anschlusskontakten (42). Die Modulanordnung umfasst außerdem eine Leiterplatte (7), einen Kühlkörper (6) mit einer Montageseite (65), sowie ein oder mehrere Befestigungselemente (8) zur Befestigung der Leiterplatte (7) an dem Kühlkörper (6). Dabei ist entweder an der Unterseite (56) des Halbleitermoduls (5) eine Vielzahl von Vorsprüngen (92) und an der Montageseite (65) des Kühlkörpers (6) eine Vielzahl von Aufnahmebereichen (92) zur Aufnahme der Vorsprünge (91) ausgebildet, oder es sind an der Montageseite (65) des Kühlkörpers (6) eine Vielzahl von Vorsprüngen (91) und an der Unterseite (56) des Halbleitermoduls (5) eine Vielzahl von Aufnahmebereichen (92) zur Aufnahme der Vorsprünge (91) ausgebildet. In jedem Fall erstreckt sich ein jeder der Vorsprünge (91) in einen der Aufnahmebereiche (92) hinein.

公开(公告)号：DE102011088322A1

公开(公告)日：2012-06-28

申请号：DE102011088322

申请日：2011-12-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD

IPC: H01L23/48 ,  H01L21/60

Abstract: Ein Verbindungssystem zum elektrischen Verbinden elektronischer Geräte umfasst einen elektrisch leitenden ersten Anschluss (1), einen elektrisch leitenden zweiten Anschluss (2), sowie ein Clipelement (3, 3'). Der erste Anschluss (1) ist in den zweiten Anschluss (2) einsetzbar. Der erste Anschluss (1) oder der zweite Anschluss (2) weist eine erste Öffnung (21) auf, in die das Clipelement (3, 3') eingesetzt werden kann. Im eingesetzten Zustand erzeugt das Clipelement (3, 3') einen Anpressdruck, durch den der erste Anschluss (1) und der zweite Anschluss (2) gegeneinander gepresst werden, so dass ein elektrischer Kontakt zwischen dem ersten Anschluss (1) und dem zweiten Anschluss (2) gewährleistet ist.

公开(公告)号：DE102009002191A1

公开(公告)日：2010-10-07

申请号：DE102009002191

申请日：2009-04-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  STOLZE THILO ,  HOHLFELD OLAF

IPC: H01L23/40 ,  H01L21/50 ,  H01L23/10 ,  H01L23/32

Abstract: Die Erfindung betrifft ein Leistungshalbleitermodul (100) mit einem Leistungshalbleiterchip (1), der eine oberseitige elektrische Kontaktfläche (11a) aufweist, auf die ein Bonddraht (3) gebondet ist. Zumindest wenn das Leistungshalbleitermodul (100) an einem Kühlkörper (200) befestigt ist, erzeugt ein Anpresselement (4) eine Anpresskraft (F), die auf einen Teilabschnitt (36) eines Bonddrahtabschnittes (312) wirkt, der zwischen zwei benachbarten Bondstellen (31, 32) des Bonddrahtes (3) ausgebildet ist. Durch die Anpresskraft (f) werden der Leistungshalbleiterchip (1) und ein darunter befindliches Substrat (2) gegen den Kühlkörper (200) gepresst.

公开(公告)号：DE102008049677A1

公开(公告)日：2010-06-10

申请号：DE102008049677

申请日：2008-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  KANSCHAT PETER ,  JANSEN UWE

IPC: H03K17/00

公开(公告)号：DE102008035993A1

公开(公告)日：2010-02-18

申请号：DE102008035993

申请日：2008-08-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  STRZALKOWSKI BERNHARD

IPC: H01L25/16

Abstract: The module has an electrical connection between two load connections, and reciprocatably switched at a control input of a power semiconductor (1) between electrically connected and separated conditions. Active and passive signal-processing, electrical elements have a control circuit i.e. silicon on insulator (SOI)-chip, whose output voltage acts on the input. The circuit is controlled by input signals, and the electrical elements are arranged on a substrate common with the semiconductor or on a homogeneous substrate as the semiconductor. The elements are made of semiconductor materials.

公开(公告)号：DE102007046021A1

公开(公告)日：2008-05-21

申请号：DE102007046021

申请日：2007-09-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SIEPE DIRK ,  BAYERER REINHOLD

IPC: H01L23/482 ,  H01L21/58 ,  H01L21/60 ,  H01L23/15

Abstract: A semiconductor arrangement includes a silicon body having a top surface and a bottom surface, and a thick metal layer arranged on the top surface of the silicon body. The thick metal layer has a bonding surface facing away from the top surface of the silicon body. A bonding wire or a ribbon is bonded to the thick metal layer at the bonding surface of the thick metal layer. The thickness of the thick metal layer is at least 10 micrometers (μm), the thick metal layer comprises copper or a copper alloy, and the bonding wire or ribbon comprises copper or a copper-based material.

公开(公告)号：DE102014200242B4

公开(公告)日：2021-10-07

申请号：DE102014200242

申请日：2014-01-09

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD

IPC: H01L23/49 ,  H01L21/60 ,  H01L23/50

Abstract: Halbleiterkomponente, umfassend:einen Halbleiterchip (100) mit einer Halbleiterbauelementregion (102), einer aluminiumhaltigen Metallschicht (104) auf der Halbleiterbauelementregion (102) und mindestens einer zusätzlichen Metallschicht (106) auf der aluminiumhaltigen Metallschicht (104), die härter ist als die aluminiumhaltige Metallschicht (104); undeinen kupferhaltigen elektrischen Leiter (118), der an die mindestens eine zusätzliche Metallschicht (106) des Halbleiterchips mittels einer elektrisch leitenden Beschichtung (122) des kupferhaltigen elektrischen Leiters (118), welche weicher ist als das Kupfer des kupferhaltigen elektrischen Leiters (118), gebondet ist,wobei die elektrisch leitende Beschichtung (122) des kupferhaltigen elektrischen Leiters (118) AlMg umfasst.

公开(公告)号：DE102015115271B4

公开(公告)日：2021-07-15

申请号：DE102015115271

申请日：2015-09-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAYERER REINHOLD ,  ARENS ANDRE

IPC: H01L25/07 ,  H01L23/488 ,  H01L23/552

Abstract: Elektronikbaugruppe, die aufweist:eine Anzahl von ersten Halbleiterchips (1), von denen jeder einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) aufweist;eine Leiterstruktur (6) mit einem ersten Leiterstreifen (61), einem zweiten Leiterstreifen (62) und einem dritten Leiterstreifen (63);eine Anzahl von ersten Entstörkondensatoren (3), die auf der Leiterstruktur (6) angeordnet sind und die jeweils einen ersten Kondensatoranschluss (31) und einen zweiten Kondensatoranschluss (32) aufweisen; undeinen Kühlkörper (200); wobeider erste Lastanschluss (11) eines jeden ersten Halbleiterchips (1) elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden ist;der zweite Lastanschluss (12) eines jeden ersten Halbleiterchips (1) elektrisch leitend mit dem dritten Leiterstreifen (63) verbunden ist;der erste Kondensatoranschluss (31) eines jeden ersten Entstörkondensators (3) elektrisch leitend mit dem ersten Leiterstreifen (61) verbunden ist;der zweite Kondensatoranschluss (32) eines jeden ersten Entstörkondensators (3) elektrisch leitend mit dem zweiten Leiterstreifen (62) verbunden ist; undder Kühlkörper (200) elektrisch leitend mit dem zweiten Leiterstreifen (62) verbunden ist,wobei die Elektronikbaugruppe eine Anzahl von zweiten Halbleiterchips (2) aufweist, von denen jeder einen ersten Lastanschluss (21) und einen zweiten Lastanschluss (22) aufweist, wobei:die Leiterstruktur (6) einen fünften Leiterstreifen (65) aufweist;der erste Lastanschluss (21) eines jeden zweiten Halbleiterchips (2) elektrisch leitend mit dem dritten Leiterstreifen (63) verbunden ist; undder zweite Lastanschluss (22) eines jeden zweiten Halbleiterchips (2) elektrisch leitend mit dem fünften Leiterstreifen (65) verbunden ist,bei der die Leiterstruktur (6) einen vierten Leiterstreifen (64) aufweist, der elektrisch mit dem zweiten Leiterstreifen (62) verbunden ist, und bei der der erste Leiterstreifen (61) und der fünfte Leiterstreifen (65) zwischen dem zweiten Leiterstreifen (62) und dem vierten Leiterstreifen (64) angeordnet sind.