公开(公告)号：EP2156572A4

公开(公告)日：2013-12-04

申请号：EP07833951

申请日：2007-11-09

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  SEO JAE-HYUN ,  EUM HO-MIN ,  LEE JAE-YOUNG ,  LEE YONG-TAE ,  LIM JONG-SOO ,  LEE SOO-IN

IPC: H04B7/14 ,  H04B17/40 ,  H04B7/155

CPC classification number: H04B7/15585

公开(公告)号：EP2371127A4

公开(公告)日：2013-12-18

申请号：EP09829249

申请日：2009-10-29

Applicant: KOREA ELECTRONICS TELECOMM ,  KOREAN BROADCASTING SYSTEM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  SUH YOUNG-WOO ,  LEE JAEKWON

IPC: H04N7/08 ,  H04H20/30

CPC classification number: H04H20/72 ,  H04H20/28 ,  H04H20/30 ,  H04L1/0041 ,  H04L1/0059 ,  H04L1/0065 ,  H04L27/2627 ,  H04N7/08 ,  H04N21/2383 ,  H04N21/4382

Abstract: The embodiments provide an additional information insertion apparatus for a broadcasting system. The system includes a broadcasting signal transmitter configured to transmit a broadcasting signal along with a data extractor configured to extract a modulated signal by dividing the modulated signal from a modulator of the broadcasting signal transmitter. An additional data generator is configured to extract synchronization of the broadcasting signal from the extracted broadcasting signal, modulate the additional information based on the extracted synchronization, and generate a level of the modulated additional information to be a smaller level than a signal level of the modulated signal by as much as a predetermined value. A data synthesizer is provided to insert the additional data from the data generator into the modulated broadcasting signal.

Abstract translation: 这些实施例提供一种用于广播系统的附加信息插入装置，该系统包括配置成与配置成通过从所述广播信号发送机的调制器将调制后的信号，以提取的调制信号中的数据提取器一起发送的广播信号的广播信号发送器 ， 附加数据生成器被配置为提取从所提取的广播信号的广播信号的同步，调制基于所提取的同步的附加信息，和生成的所述调制的附加信息的电平为比调制的信号电平较小的水平 多达预定值的信号。 数据合成器被设置成从所述数据生成器的附加数据插入到调制的广播信号。

公开(公告)号：EP2122958A4

公开(公告)日：2012-10-10

申请号：EP08704919

申请日：2008-01-22

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： SEO JAE-HYUN ,  KIM JU-YEUN ,  KIM HEUNG-MOOK ,  CHOI SEO-MEE ,  KIM YOUNG-SU ,  LIM JONG-SOO ,  LEE SOO-IN ,  AHN CHIE-TEUK

IPC: H04L27/26 ,  H04L27/34

CPC classification number: H04L27/3488 ,  H04H20/28 ,  H04H20/42 ,  H04H20/65 ,  H04L1/0057 ,  H04L1/0059 ,  H04L1/0065 ,  H04L1/007 ,  H04L5/0007 ,  H04L5/0048 ,  H04L5/005 ,  H04L27/183 ,  H04L27/2604 ,  H04L27/2613

公开(公告)号：EP2100450A4

公开(公告)日：2012-02-29

申请号：EP07851295

申请日：2007-12-06

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： KIM JU-YEUN ,  BAE JAE-HWUI ,  PARK SO-RA ,  LIM HYOUNGSOO ,  KIM YANG-SU ,  KIM YOUNG-SU ,  CHOI SEOMEE ,  SEO JAE-HYUN ,  KIM HEUNG-MOOK ,  LIM JONG-SOO ,  LEE SOO-IN ,  AHN CHIETEUK ,  EUM NAK-WOONG

IPC: H04N7/24 ,  H03M13/15 ,  H03M13/27 ,  H04H20/28 ,  H04H20/44 ,  H04H20/95 ,  H04H40/18 ,  H04L1/00 ,  H04L27/18 ,  H04L27/34

CPC classification number: H03M13/1515 ,  H03M13/1102 ,  H03M13/152 ,  H03M13/23 ,  H03M13/2732 ,  H03M13/2957 ,  H03M13/6368 ,  H04H20/28 ,  H04H20/44 ,  H04H20/95 ,  H04H40/18 ,  H04L27/183 ,  H04L27/3488 ,  H04L2001/0093 ,  H04N21/2362 ,  H04N21/2368 ,  H04N21/2383 ,  H04N21/2662 ,  H04N21/4382 ,  H04N21/64792

公开(公告)号：EP2174430A4

公开(公告)日：2013-12-04

申请号：EP07833957

申请日：2007-11-09

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  EUM HO-MIN ,  SEO JAE-HYUN ,  LEE JAE-YOUNG ,  LEE YONG-TAE ,  LIM JONG-SOO ,  LEE SOO-IN

IPC: H04B7/14 ,  H04B7/155 ,  H04B17/40

CPC classification number: H04B7/15585 ,  H04B1/525

公开(公告)号：EP1875633A4

公开(公告)日：2012-03-21

申请号：EP05822465

申请日：2005-12-29

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  LEE YONG-TAE ,  EUM HO-MIN ,  KIM HEUNG-MOOK ,  SEO JAE-HYUN ,  KIM SEUNG-WON ,  LEE SOO-IN

IPC: H04B7/14 ,  H04B7/155

CPC classification number: H04B7/155 ,  H04B7/15564

公开(公告)号：CA2864642A1

公开(公告)日：2016-02-26

申请号：CA2864642

申请日：2014-09-25

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H04L1/22 ,  H04L1/24 ,  H04N19/89 ,  H04W80/02

Abstract: A low density parity check (LDPC) encoder, an LDPC decoder, and an LDPC encoding method are disclosed. The LDPC encoder includes first memory, second memory, and a processor. The first memory stores an LDPC codeword. The second memory is initialized to 0. The processor generates the LDPC codeword by performing accumulation with respect to the second memory using information bits. The accumulation is performed at parity bit addresses that are updated using a sequence corresponding to a parity check matrix (PCM).

公开(公告)号：MX2014012118A

公开(公告)日：2016-02-15

申请号：MX2014012118

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/11

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 64800 y un índice de código de 4/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：MX2014012114A

公开(公告)日：2016-02-15

申请号：MX2014012114

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/01 ,  G06F11/08

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 16200 y un índice de código de 4/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).

公开(公告)号：MX2014012112A

公开(公告)日：2016-02-15

申请号：MX2014012112

申请日：2014-10-07

Applicant: KOREA ELECTRONICS TELECOMM

Inventor： PARK SUNG-IK ,  KIM HEUNG-MOOK ,  KWON SUN-HYOUNG ,  HUR NAM-HO

IPC: H03M13/01 ,  G06F11/10

Abstract: Se describe un codificador de revisión de paridad de baja densidad (LDPC), un decodificador de LDPC y un método codificador de LDPC; el codificador de LDPC incluye una primera memoria, una segunda memoria y un procesador; la primera memoria almacena una palabra código de LDPC que tiene una longitud de 16200 y un índice de código de 2/15; la segunda memoria es inicializada a 0; el procesador genera la palabra código de LDPC que corresponde a los bits de información al realizar la acumulación con respecto a la segunda memoria al usar una secuencia que corresponde a una matriz de revisión de paridad (PCM).