公开(公告)号：FR3069376B1

公开(公告)日：2020-07-03

申请号：FR1756936

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T1) réalisé sur et dans une zone active comportant une région de source, une région de drain et ayant une largeur (W) comptée transversalement à la direction source-drain, le transistor ayant une région de grille (14) comprenant à son pied au moins une marche (17) qui s'étend au moins sur toute la largeur de la zone active.

公开(公告)号：FR3069377A1

公开(公告)日：2019-01-25

申请号：FR1756935

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L27/115

Abstract: Circuit intégré comportant au moins un transistor MOS (T1) situé dans et sur un substrat semi-conducteur (SB) et ayant une région de drain (11), une région de source (13) et une région de grille (14), la région de grille comportant une première région (16) isolée de et située au-dessus du substrat et une deuxième région (18) isolée de et située au-dessus de la première région, la première région (16) ayant une première longueur (L16) comptée dans la direction drain source et la deuxième région (18) ayant une deuxième longueur (L18) comptée dans la direction drain source, la première longueur (L16) étant plus grande que la deuxième longueur (L18), la première région (16) débordant longitudinalement dans la direction drain source au moins d'un côté de la deuxième région (18) au-dessus d'au moins l'une des régions de source et de drain.

公开(公告)号：FR3069370A1

公开(公告)日：2019-01-25

申请号：FR1756939

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H01L23/522 ,  H05K1/02

Abstract: Circuit intégré comprenant un substrat (1), une partie d'interconnexion (3), une région isolante (2) située entre le substrat et la partie d'interconnexion et au moins une structure de leurre (STLR) située au sein de ladite région isolante et comportant un secteur siliciuré (CSS1) électriquement isolé du substrat.

公开(公告)号：FR3022688A1

公开(公告)日：2015-12-25

申请号：FR1455785

申请日：2014-06-23

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  DELALLEAU JULIEN ,  BOUTON GUILHEM

IPC: H01L29/792 ,  H01L27/00

Abstract: Le procédé de fabrication comprend une réalisation, au sein d'un substrat semiconducteur, d'une région isolante (2) délimitant une zone active (la), une réalisation d'une région de grille isolée (3) au-dessus de la zone active, une première implantation de dopants dans la zone active de part et d'autre de la région de grille isolée, une réalisation de régions latérales isolantes sur les flancs de la région de grille isolée et une deuxième implantation de dopants dans la zone active, plus profonde que la première implantation, à travers une fenêtre d'implantation (100) débordant de part et d'autre des régions latérales isolantes. La fenêtre d'implantation exclut de la zone active au moins une première zone d'exclusion (101) située d'un côté de la région de grille isolée (3) à distance de la région latérale isolante correspondante (8).

公开(公告)号：FR3069370B1

公开(公告)日：2021-10-22

申请号：FR1756939

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H01L23/522 ,  H05K1/02

Abstract: Circuit intégré comprenant un substrat (1), une partie d'interconnexion (3), une région isolante (2) située entre le substrat et la partie d'interconnexion et au moins une structure de leurre (STLR) située au sein de ladite région isolante et comportant un secteur siliciuré (CSS1) électriquement isolé du substrat.

公开(公告)号：FR3080949A1

公开(公告)日：2019-11-08

申请号：FR1853887

申请日：2018-05-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： HUBERT QUENTIN ,  MARZAKI ABDERREZAK ,  DELALLEAU JULIEN

IPC: H01L27/11563 ,  H01L21/8229

Abstract: Le dispositif de mémoire non volatile, comprend un plan mémoire (PM) comportant des rangées (RG) et des colonnes (COL) de cellules mémoires, les colonnes (COL) de cellules mémoires comportant des paires de cellules mémoires jumelles (CEL1, CEL2), les deux transistors de sélection (ST1, ST2) d'une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de sélection enterrée commune (SG), les deux transistors d'état (T1, T2) d'une paire de cellules mémoires jumelles (CEL1, CEL2) ayant une grille de commande enterrée commune (CG) surmontant la grille de sélection commune (SG), le dispositif comprenant en outre, pour chaque paire de cellules mémoires jumelles (CEL1, CEL2) deux régions diélectriques (QDi) situées entre la grille de commande commune (CG) et le caisson (IPW) formant de part et d'autre de la grille de commande (CG) deux interfaces diélectriques de piégeage de charges (QTI1, QTI2) respectivement dédiées aux deux cellules mémoires jumelles (CEL1, CEL2).

公开(公告)号：FR3069376A1

公开(公告)日：2019-01-25

申请号：FR1756936

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336

Abstract: Circuit intégré (CI) comprenant au moins un transistor MOS (T1) réalisé sur et dans une zone active comportant une région de source, une région de drain et ayant une largeur (W) comptée transversalement à la direction source-drain, le transistor ayant une région de grille (14) comprenant à son pied au moins une marche (17) qui s'étend au moins sur toute la largeur de la zone active.

公开(公告)号：FR3069369A1

公开(公告)日：2019-01-25

申请号：FR1756938

申请日：2017-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： DELALLEAU JULIEN ,  RIVERO CHRISTIAN

IPC: H01L21/70 ,  H01L21/8232 ,  H05K1/02 ,  H05K3/00

Abstract: Circuit intégré comprenant un substrat semiconducteur (SB) et une partie d'interconnexion (10), au moins une zone de substrat (13) située dans le substrat et délimitée par une zone isolante (11), et une région de polysilicium (20) comportant au moins une partie située sur ladite zone isolante (11), ladite au moins une partie de la région de polysilicium (20) comportant à son pied une languette (21) s'étendant au dessus de la zone isolante (11) en direction de ladite au moins une zone de substrat, une région isolante (30) située entre le substrat et ladite partie d'interconnexion et recouvrant ladite au moins une zone de substrat (16) et ladite région de polysilicium (20), et un plot (Ep) électriquement conducteur traversant ladite région isolante (30) et possédant une première extrémité (Exp1) en contact électrique avec une portion de la languette (21) et avec une partie de ladite au moins une zone (16) de substrat et une deuxième extrémité (Exp2) en contact électrique avec ladite partie d'interconnexion (10).

公开(公告)号：FR3012673A1

公开(公告)日：2015-05-01

申请号：FR1360743

申请日：2013-10-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： LA ROSA FRANCESCO ,  NIEL STEPHAN ,  REGNIER ARNAUD ,  DELALLEAU JULIEN

IPC: H01L27/115 ,  G11C11/21 ,  H01L29/788

Abstract: L'invention concerne une mémoire comprenant au moins une ligne de mot (WLi) comprenant une rangée de cellules mémoire à grille divisée (Ci, j) comprenant chacune une section de transistor de sélection comportant une grille de sélection (SG) et une section de transistor à grille flottante comportant une grille flottante (FG) et une grille de contrôle (CG). Selon l'invention, la mémoire comprend un plan de source (SP) commun aux cellules mémoire de la ligne de mot, pour collecter des courants de programmation (Ip) traversant des cellules mémoire lors de leur programmation, et les sections de transistor de sélection des cellules mémoire sont connectées au plan de source (SP). Un circuit de contrôle de courant de programmation (PCCT) est configuré pour contrôler le courant de programmation (Ip) traversant les cellules mémoire en agissant sur une tension de sélection (VS) appliquée à une ligne de sélection (SL).

公开(公告)号：FR2946458B1

公开(公告)日：2011-07-08

申请号：FR0953702

申请日：2009-06-04

Applicant: ST MICROELECTRONICS ROUSSET ,  UNIV AIX MARSEILLE 1 PROVENCE

Inventor： SCHWARZ CHRISTIAN ,  MONSERIE CHRISTOPHE ,  DELALLEAU JULIEN

IPC: H01L27/20