中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

79 records (took 0.017 seconds)

    Method and circuit for bandwidth mismatch estimation in an a/d converter
    13.
    发明公开
    Method and circuit for bandwidth mismatch estimation in an a/d converter 有权
    的方法和电路用于在A / D转换器的带宽失配估计

    公开(公告)号：EP2953265A1

    公开(公告)日：2015-12-09

    申请号：EP14171580.5

    申请日：2014-06-06

    Applicant: IMEC VZW

    Inventor： Deguchi, Kazuaki ,  Verbruggen, Bob ,  Craninckx, Jan

    IPC: H03M1/10 ,  H03M1/12

    CPC classification number: H03M1/0604 ,  H03M1/00 ,  H03M1/002 ,  H03M1/1071 ,  H03M1/109 ,  H03M1/12 ,  H03M1/1215 ,  H03M1/14 ,  H03M1/468 ,  H03M2201/4233

    Abstract: The invention relates to a method for estimating bandwidth mismatch in a time-interleaved A/D converter (10) comprising
    - precharging to a first state second terminals of capacitors (3) in each channel (1) of a plurality of channels and sampling (2) a reference analog input voltage signal (V ref ) applied via a first switchable path (6) whereby the sampled input voltage signal is received at first terminals of said capacitors,
    - setting in each channel said second terminals to a second state, thereby generating a further reference voltage signal (V diff ) at said first terminals,
    - applying said reference analog input voltage signal to said first terminals via a second switchable path (7), said second path having a given impedance being higher than the known impedance of said first path, thereby creating on said first terminals a non-zero settling error indicative of an incomplete transition from said further reference voltage signal to said reference analog input voltage signal,
    - quantizing said settling error, thereby obtaining an estimate of the non-zero settling error in each channel,
    - comparing said estimates of said non-zero settling errors of said channels and deriving therefrom an estimation of the bandwidth mismatch.

    TIME REGISTER
    15.
    发明公开
    TIME REGISTER 审中-公开
    ZEITREGISTER

    公开(公告)号：EP3149546A1

    公开(公告)日：2017-04-05

    申请号：EP15704250.8

    申请日：2015-02-03

    Applicant: Huawei Technologies Co. Ltd.

    Inventor： WU, Ying ,  STASZEWSKI, Robert ,  MAO, Yihong

    IPC: G04F10/00 ,  H03M1/50

    CPC classification number: G04F10/005 ,  H03H19/004 ,  H03K5/135 ,  H03L7/0814 ,  H03L7/0891 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1225 ,  H03M1/50 ,  H03M2201/4233

    Abstract: A time register includes: a pair of inputs coupled to a pair of input clocks; a pair of tri-state inverters for producing a pair of level signals; and a pair of outputs coupled to the level signals for producing a pair of output clocks, wherein the tri-state inverters are responsive to a pair of state signals and the pair of input clocks for holding or discharging the level signals.

    Abstract translation: 时间寄存器（300）包括：耦合到一对输入时钟（IN1，IN2）的一对输入（345,346）; 用于产生一对电平信号（VC1，VC2）的一对三态反相器（301,302）; 以及耦合到所述电平信号（VC1，VC2）的一对输出（347,348），用于产生一对输出时钟（OUT1，OUT2），其中所述三态反相器（301,302）响应于一对 状态信号（S1，S2）和用于保持或放电电平信号（VC1，VC2）的一对输入时钟（IN1，IN2）。

    時間差デジタル変換器
    16.
    发明申请
    時間差デジタル変換器 审中-公开
    数字时差转换器

    公开(公告)号：WO2013069173A1

    公开(公告)日：2013-05-16

    申请号：PCT/JP2012/004241

    申请日：2012-06-29

    Applicant: パナソニック株式会社 ,  道正 志郎 ,  高山 雅夫

    Inventor： 道正　志郎 ,  高山　雅夫

    IPC: H03K5/26 ,  G04F10/04

    CPC classification number: G04F10/005 ,  H03L7/0814 ,  H03L7/087 ,  H03L7/18 ,  H03M1/00 ,  H03M1/12 ,  H03M1/18 ,  H03M2201/4233

    Abstract: 　エッジ検出手段(2)は、リング発振器(1)の複数の位相信号がクロック入力される複数のフリップフロップ(FF)手段、それらを入力信号のエッジタイミングでリセット解除するリセット手段、複数のFF手段の出力信号を論理演算する論理演算手段を有する。位相状態検出手段(3)は、複数のFF手段の出力信号に基づいて入力信号のエッジタイミングにおけるリング発振器の位相状態を検出する。時間差デジタル変換手段(4)は、入力信号と論理演算手段の出力信号とのエッジ間隔をデジタル変換する。ラッチ手段(7)は、入力信号のエッジタイミングで、リング発振器の出力信号の周回数をカウントするカウンタ手段(6)の値をラッチする。演算手段(8)は、ラッチ手段、位相状態検出手段、および時間差デジタル変換手段の各出力信号から、入力される信号のデジタル値を算出する。

    Abstract translation: 在本发明中，边缘检测装置（2）具有：多个触发器（FF）装置，其中时钟输入环形振荡器（1）的多个相位信号; 复位装置，用于在输入信号的边缘定时处复位/释放FF装置; 以及用于对所述多个FF装置的输出信号执行逻辑运算的逻辑运算装置。 相位状态检测装置（3）根据多个FF装置的输出信号在输入信号的边沿定时检测环形振荡器的相位状态。 数字时差转换装置（4）对输入信号和逻辑运算装置的输出信号之间的边缘间隙进行数字转换。 在输入信号的边缘定时，锁存装置（7）锁存用于对环形振荡器的输出信号的循环数进行计数的计数装置（6）的值。 操作装置（8）根据锁存装置，相位状态检测装置和数字时差转换装置的每个输出信号计算输入信号的数字值。

    Electronic device and output method
    17.
    发明专利
    Electronic device and output method 有权
    电子设备和输出方法

    公开(公告)号：JP2012225923A

    公开(公告)日：2012-11-15

    申请号：JP2012096543

    申请日：2012-04-20

    Applicant: Toshiba Corp ,  Toshiba Medical Systems Corp ,  東芝メディカルシステムズ株式会社 ,  株式会社東芝

    Inventor： MANN GREGORY J ,  JIN CHANG-WAN

    IPC: G01T1/17 ,  G01T1/161

    CPC classification number: G01T1/17 ,  H03M1/00 ,  H03M1/12 ,  H03M2201/4233

    Abstract: PROBLEM TO BE SOLVED: To obtain a highly accurate timestamp.SOLUTION: An electronic device of this embodiment includes: a threshold determination part; a plurality of comparator circuits; a time digital conversion circuit; a low pass filter part; an analog digital conversion circuit; and an energy calculation part. A threshold determination part dynamically determines a plurality of thresholds. Each comparator circuit compares the corresponding threshold with an analog input signal. The time digital conversion circuit outputs a plurality of time values by outputting the time values when the analog input signal matches to a threshold of the plurality of thresholds, or when the analog input signal exceeds the threshold. A low pass filter part is adjustable, and filters the analog input signal. The analog digital conversion circuit performs analog to digital conversion to the filtered analog input signal to generate a digital signal. An energy calculation part calculates energy of the digital signal in response to reception of a trigger signal.

    Abstract translation: 要解决的问题：获得高度准确的时间戳。 解决方案：本实施例的电子设备包括：阈值确定部分; 多个比较器电路; 时间数字转换电路; 低通滤波器部分; 模拟数字转换电路; 和能量计算部分。 阈值确定部分动态地确定多个阈值。 每个比较器电路将相应的阈值与模拟输入信号进行比较。 时间数字转换电路通过在模拟输入信号与多个阈值的阈值相匹配时输出时间值，或者当模拟输入信号超过阈值时输出多个时间值。 低通滤波器部分可调，并对模拟输入信号进行滤波。 模拟数字转换电路对经过滤波的模拟输入信号进行模数转换，产生数字信号。 能量计算部分响应于触发信号的接收来计算数字信号的能量。 版权所有（C）2013，JPO＆INPIT

    A/D変換器における帯域幅不整合推定のための方法及び回路
    19.
    发明专利
    A/D変換器における帯域幅不整合推定のための方法及び回路 有权
    A / D转换器中带宽误差估计的方法和电路

    公开(公告)号：JP2015231239A

    公开(公告)日：2015-12-21

    申请号：JP2015107082

    申请日：2015-05-27

    Applicant: アイメック・ヴェーゼットウェー ,  IMEC VZW

    Inventor： 出口 和亮 ,  ボブ・フェルブルッヘン ,  ヤン・クラニンクス

    IPC: H03M1/46 ,  H03M1/14 ,  H03M1/12

    CPC classification number: H03M1/0604 ,  H03M1/002 ,  H03M1/1071 ,  H03M1/109 ,  H03M1/468 ,  H03M1/00 ,  H03M1/12 ,  H03M1/1215 ,  H03M2201/4233

    Abstract: 【課題】時間インターリーブ型A/D変換器(ADC)における帯域幅不整合を推定する為の方法及び回路を提供する。 【解決手段】ADCの各チャネルでキャパシタ3の第2端子を第1状態にプリチャージし、第1のスイッチ可能な経路6を介して印加される参照アナログ入力電圧信号Vrefをサンプリングして第1端子での別の参照電圧信号Vdiffを生成することと、各チャネルで第2端子を第2状態に設定して第1端子において別の参照電圧信号を生成することと、第2のスイッチ可能な経路7を介して参照アナログ入力電圧信号を第1端子に印加して第1端子上で別の参照電圧信号から参照アナログ入力電圧信号への不完全遷移を示す非ゼロセトリング誤差εを生成することと、非ゼロセトリング誤差を量子化して各チャネルにおいて非ゼロセトリング誤差の推定値を取得することと、非ゼロセトリング誤差の推定値を比較して帯域幅不整合推定値を抽出することとを含む。 【選択図】図2

    Abstract translation: 要解决的问题：提供一种用于估计时间交织的A / D转换器（ADC）中的带宽失配的方法和电路。解决方案：该方法包括：将电容器3的第二端子预先充电到每个通道的第一状态 ADC并对通过第一可切换路径6施加的参考模拟输入电压信号Vref进行采样，从而在第一端子中产生不同的参考电压信号Vdiff。 该方法还包括将第二端子设置在每个通道中的第二状态，以在第一端子中产生不同的参考电压信号，以及经由第二可切换路径7将参考模拟输入电压信号施加到第一端子， 零安置错误＆egr 指示从第一端子到不同参考电压信号到参考模拟输入电压信号的不完全转变。 该方法还包括量化非零建立误差以获得每个信道中的非零建立误差的估计，以及比较非零建立误差的估计以导出带宽不匹配的估计。

Patent Agency Ranking