公开(公告)号：KR1020120122972A

公开(公告)日：2012-11-07

申请号：KR1020120044826

申请日：2012-04-27

Applicant: 인터실 아메리카스 엘엘씨

Inventor： 키담비,선더에스.

IPC: H03M1/12

CPC classification number: H03M1/1215 ,  H03M1/0607 ,  H03M1/1245 ,  H03M2201/2216 ,  H03M2201/23 ,  H03M2201/6107 ,  H03M2201/6309

Abstract: PURPOSE: A gradient-based approach to sample-time mismatch error calibration in a two-channel time-interleaved analog-to-digital converter is provided to correct a phase error at a 2-channel TIADC(time interleaved analog to digital converter) system which is independent from a Nyquist zone. CONSTITUTION: An input signal is converted into first and second digital signals in order to provide two sets of ADC outputs. A sample time error is estimated from the first and second digital signals. A correction signal is determined from a sample time error regardless of a Nyquist zone which is occupied by an input signal. The correction signal is applied to the converting step. The step of determining the correction signal includes a step of estimating a gradient of the sample time error. [Reference numerals] (AA) Size(db); (BB) Input signal spectrum in a first Nyquist zone

Abstract translation: 目的：提供两通道时间交织模数转换器中采样时间失配误差校准的基于梯度的方法，以纠正2通道TIADC（时间交错模数转换器）系统的相位误差 它独立于奈奎斯特地带。 构成：输入信号转换为第一和第二数字信号，以提供两组ADC输出。 从第一和第二数字信号估计采样时间误差。 无论与输入信号占据的奈奎斯特区域无关，都从采样时间误差确定校正信号。 校正信号被应用于转换步骤。 确定校正信号的步骤包括估计采样时间误差的梯度的步骤。 （标号）（AA）尺寸（db）; （BB）第一奈奎斯特区域中的输入信号频谱

公开(公告)号：KR1020060124324A

公开(公告)日：2006-12-05

申请号：KR1020050046188

申请日：2005-05-31

Applicant: 엘지전자 주식회사

Inventor： 이승현

IPC: H03M1/76

CPC classification number: H03M1/76 ,  H03M3/02 ,  H03M2201/6107 ,  H03M2201/6309 ,  H03M2201/644 ,  H03M2201/718

Abstract: A differential current switch driving circuit of a digital to analog converter is provided to suppress timing skew between first and second differential signals by equalizing conversion timing of the first and second differential signals. A first differential signal generation unit(120) generates a first differential signal by inverting and delaying a digital signal received through a data input terminal by using a first inverter and a transmission gate. A second differential signal generation unit(130) generates a second differential signal by inverting and delaying the digital signal received through the data input terminal by using second and third inverters. A data latch unit(140) latches the first and second differential signals and outputs the latched signals to a differential current switch.

Abstract translation: 提供数模转换器的差分电流开关驱动电路，通过均衡第一和第二差分信号的转换定时来抑制第一和第二差分信号之间的定时偏差。 第一差分信号生成单元（120）通过使用第一反相器和传输门反相并延迟通过数据输入端子接收的数字信号来产生第一差分信号。 第二差分信号生成单元（130）通过使用第二和第三反相器反转并延迟通过数据输入端子接收的数字信号来产生第二差分信号。 数据锁存单元（140）锁存第一和第二差分信号，并将锁存的信号输出到差动电流开关。

公开(公告)号：KR1020010098063A

公开(公告)日：2001-11-08

申请号：KR1020000022692

申请日：2000-04-28

Applicant: 에스케이하이닉스 주식회사

Inventor： 권민도

IPC: H03M1/18

CPC classification number: H03M1/1245 ,  H03M2201/6309 ,  H03M2201/75

Abstract: 따라서 본 발명은 IP화된 아날로그-디지털 변환기에 칩의 내부 버스 타이밍에 따라 데이터를 입출력하기 위한 인터페이스와, 데이터를 저장할 데이터 레지스터, 클럭 선택을 위한 클럭 선택부 및 제어부를 두어 기능 블록으로서의 아날로그-디지털 변환기를 편리하게 응용할 수 있도록 하는데 그 목적이 있다. 이와 같은 목적의 본 발명은 아날로그-디지털 변환부와 데이터 레지스터, 인터페이스, 클럭 선택부, 제어부를 포함하여 이루어진다. 아날로그-디지털 변환부는 아날로그 신호를 입력받아 디지털 신호로 변환한다. 데이터 레지스터는 디지털 신호를 저장한다. 인터페이스는 아날로그-디지털 변환과 관련된 제어 신호들의 입출력을 제어한다. 클럭 선택부는 복수개의 클럭 신호 가운데 시스템 특성에 적합한 클럭 신호를 선택하여 출력한다. 제어부는 아날로그-디지털 변환부의 변환 동작이 완료되었는지를 모니터 하여 아날로그-디지털 변환 인터럽트 신호를 발생시킨다.