公开(公告)号：KR1020090062271A

公开(公告)日：2009-06-17

申请号：KR1020070129413

申请日：2007-12-12

Applicant: 한국전자통신연구원

Inventor： 박봉혁 ,  이승식 ,  최상성 ,  김석기 ,  김윤정

IPC: H03M1/12

CPC classification number: H03M1/361 ,  H03M1/1205 ,  H03M2201/11 ,  H03M2201/61 ,  H03M2201/718 ,  H03M2201/8132

Abstract: A latch and an analog to digital converter are provided to perform a high speed operation by sensing a current and a voltage in the latch at the same time. A latch includes first to tenth transistor and an inverter(141,142). A first step of the first transistor is connected to a first power source to supply the first power and responds to a reference clock. The second transistor is connected a first node forming a first input terminal. The first step of the second transistor is connected to the second step of the first transistor. A control terminal of the third transistor is connected to a second node forming a second input terminal. The first step of the third transistor is connected to the second step of the first transistor. The control terminal of the fourth transistor is connected to the third node forming the first output terminal and the first step of the fourth transistor is connected to the second node. The second step of the fourth transistor is connected to the fourth node forming the second output terminal. The control terminal of the fifth transistor is connected to the fourth node. The first step of the fifth transistor is connected to the first node and the second step of the fifth transistor is connected to the third node.

Abstract translation: 提供锁存器和模数转换器以通过同时检测锁存器中的电流和电压来执行高速操作。 闩锁包括第一至第十晶体管和反相器（141,142）。 第一晶体管的第一步骤连接到第一电源以提供第一功率并响应参考时钟。 第二晶体管连接形成第一输入端的第一节点。 第二晶体管的第一级连接到第一晶体管的第二级。 第三晶体管的控制端子连接到形成第二输入端子的第二节点。 第三晶体管的第一级连接到第一晶体管的第二级。 第四晶体管的控制端子连接到形成第一输出端子的第三节点，第四晶体管的第一步骤连接到第二节点。 第四晶体管的第二步连接到形成第二输出端的第四节点。 第五晶体管的控制端子连接到第四节点。 第五晶体管的第一级连接到第一节点，第五晶体管的第二级连接到第三节点。

公开(公告)号：KR1020060124324A

公开(公告)日：2006-12-05

申请号：KR1020050046188

申请日：2005-05-31

Applicant: 엘지전자 주식회사

Inventor： 이승현

IPC: H03M1/76

CPC classification number: H03M1/76 ,  H03M3/02 ,  H03M2201/6107 ,  H03M2201/6309 ,  H03M2201/644 ,  H03M2201/718

Abstract: A differential current switch driving circuit of a digital to analog converter is provided to suppress timing skew between first and second differential signals by equalizing conversion timing of the first and second differential signals. A first differential signal generation unit(120) generates a first differential signal by inverting and delaying a digital signal received through a data input terminal by using a first inverter and a transmission gate. A second differential signal generation unit(130) generates a second differential signal by inverting and delaying the digital signal received through the data input terminal by using second and third inverters. A data latch unit(140) latches the first and second differential signals and outputs the latched signals to a differential current switch.

Abstract translation: 提供数模转换器的差分电流开关驱动电路，通过均衡第一和第二差分信号的转换定时来抑制第一和第二差分信号之间的定时偏差。 第一差分信号生成单元（120）通过使用第一反相器和传输门反相并延迟通过数据输入端子接收的数字信号来产生第一差分信号。 第二差分信号生成单元（130）通过使用第二和第三反相器反转并延迟通过数据输入端子接收的数字信号来产生第二差分信号。 数据锁存单元（140）锁存第一和第二差分信号，并将锁存的信号输出到差动电流开关。

公开(公告)号：KR1020050112263A

公开(公告)日：2005-11-30

申请号：KR1020040037199

申请日：2004-05-25

Applicant: 주식회사 실리콘웍스

Inventor： 한대근 ,  김대성 ,  나준호

IPC: G09G3/36

CPC classification number: G09G3/3614 ,  H03M1/0678 ,  H03M1/66 ,  H03M2201/718

Abstract: 액정디스플레이 패널을 구동하는 회로와 그 시스템이 개시된다. 본 발명의 일실시 예에 따르면 액정디스플레이 패널의 소오스 라인을 구동하는 소오스 드라이버 회로의 출력 극성이 교번적으로 변화 가능하여 액정디스플레이의 픽셀 수명이 연장될 뿐만 아니라 픽셀들 간의 간섭현상이 최소화되고 화질도 현저히 개선된다. 이를 위하여 소오스 드라이버 내부의 멀티플렉서를 적절히 선택적으로 제어하는 극성 제어부와 더미 DAC 회로를 소오스 드라이버 내부에 장착한다. 본 발명의 다른 실시 예에 의하면 액정디스플레이 패널의 소오스 라인을 구동하는 소오스 드라이버의 출력이 홀수 개일지라도 패널에 가해지는 전압의 극성이 무리없이 교번적으로 변화 가능케 하기 위해 극성 제어부를 소오스 드라이버와 별도로 구비되거나, 혹은 소오스 드라이버 내부에 극성 제어부를 구비하여 액정디스플레이 패널 구동 시스템을 구성한다. 본 발명의 또 다른 실시 예에 의하면 소오스 드라이버에 입력되는 로드(load) 신호와 시작펄스(SP)의 상대적인 값에 따라 소오스 드라이버가 액정디스플레이 패널의 몇 번째 위치에 장착된 것인지 판단하여 하나의 소오스 드라이버에 소속된 출력 뿐 아니라 인접한 소오스 드라이버에 소속된 출력 사이에서도 출력전압의 극성이 교번적으로 변하게 하는 것이 가능하게 되었다.