-
公开(公告)号:ES2720133T3
公开(公告)日:2019-07-18
申请号:ES12878930
申请日:2012-11-26
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY
Abstract: Un método para facilitar el procesamiento de transacciones dentro de un entorno de computación, comprendiendo dicho método: obtener una instrucción (200) de inicio de transacción, comprendiendo la instrucción de inicio de transacción un opcode (202) que especifica una instrucción de inicio de transacción de un tipo particular, y un campo que especifica una máscara (210) de guardar de registro general que tiene una pluralidad de bits, cada uno de los cuales representa un par de registros par-impar generales, y cuando el bit tiene un valor el par de registro par-impar correspondiente se guarda y cuando el bit tiene el otro valor el par de registro par-impar correspondiente no se guarda, para que la instrucción de inicio de transacción inicie una transacción, y la máscara de guardar de registro general especifique explícitamente el uno o más pares de registro seleccionados de registros generales para ser guardados al comienzo de una transacción, donde la transacción retarda de manera efectiva la asignación de almacenamientos transaccionales a la memoria principal hasta que se haya completado una transacción seleccionada, y ejecutar la instrucción de inicio de transacción, comprendiendo la ejecución de la instrucción de inicio de transacción determinar (1300) los pares de registro seleccionados para ser guardados y guardar (1302) el contenido de los uno o más pares de registro seleccionados de registros generales especificados explícitamente en la máscara de guardar de registro general de la instrucción de inicio de transacción, en donde guardar solamente guarda el contenido de los uno o más pares de registro seleccionados de registros generales especificados explícitamente en la máscara de guardar de registro general, e iniciar la ejecución de la transacción.
-
公开(公告)号:DK2862092T3
公开(公告)日:2019-04-29
申请号:DK12878930
申请日:2012-11-26
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY
IPC: G06F9/46
-
公开(公告)号:CA2800632C
公开(公告)日:2019-03-05
申请号:CA2800632
申请日:2010-11-08
Applicant: IBM
Inventor: GREINER DAN , GAINEY CHARLES , CRADDOCK DAVID , CONESKI ANTHONY , GLENDENING BETH , FARRELL MARK , GREGG THOMAS , NJOKU-CHARLES UGOCHUKWU
Abstract: An adapter is enabled for use. The enabling includes assigning one or more address spaces to the adapter, based on a request. For each address space assigned to the adapter, a corresponding device table entry is assigned. When the adapter is no longer needed, it is disabled and the assigned device table entries become available.
-
公开(公告)号:PL2862081T3
公开(公告)日:2019-02-28
申请号:PL13729322
申请日:2013-06-12
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY , SCHMIDT DONALD WILLIAM
-
公开(公告)号:HRP20181576T8
公开(公告)日:2018-12-14
申请号:HRP20181576
申请日:2018-10-02
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY , MITRAN MARCEL
-
公开(公告)号:ES2689560T3
公开(公告)日:2018-11-14
申请号:ES12878813
申请日:2012-11-22
Applicant: IBM
Inventor: GREINER DAN , JACOBI CHRISTIAN , SLEGEL TIMOTHY , MITRAN MARCEL
Abstract: Un producto de programa informático para proporcionar información de diagnóstico acerca de cancelaciones de transacción, comprendiendo el producto de programa informático: un medio de almacenamiento legible por ordenador, legible por un circuito de procesamiento y que almacena instrucciones para su ejecución por parte del circuito de procesamiento para llevar a cabo un método que comprende: detectar, mediante un procesador, una cancelación de una transacción, comprendiendo la transacción una o más instrucciones; siendo la transacción una transacción anidada; en el que una condición de cancelación a cualquier profundidad de anidamiento provoca la interrupción de todos los niveles de la transacción; y retardando la transacción de manera efectiva el compromiso de los almacenamientos de transacción a la memoria principal hasta la finalización de una transacción más exterior: determinar, mediante el procesador, si la información de diagnóstico debe ser almacenada en un bloque de diagnóstico de transacción (900) en base a la cancelación; y en base a la determinación que indica que la información de diagnóstico debe ser almacenada, almacenar la información de diagnóstico en el bloque de diagnóstico de transacción, incluyendo la información de diagnóstico una dirección (912) de una instrucción correspondiente a la transacción que fue cancelada, dependiendo la dirección de la instrucción de un motivo para la cancelación de la transacción, el motivo proporcionado en un código de cancelación (908), y en el que: en base al código de cancelación que tiene un primer valor de uno o más primeros valores, la información de diagnóstico incluye una dirección de una instrucción que se estaba ejecutando cuando la cancelación fue detectada; en base al código de cancelación que tiene un segundo valor de uno o más segundos valores y a una condición de excepción del programa que no anula, la información de diagnóstico incluye una dirección de una instrucción que es posterior a la instrucción que se estaba ejecutando cuando se detectó la cancelación; y en base al código de cancelación que tiene un tercer valor de uno o más terceros valores, la información de diagnóstico incluye una dirección de una instrucción que es anterior o posterior a la instrucción que se estaba ejecutando cuando se detectó la cancelación.
-
公开(公告)号:CA2800630C
公开(公告)日:2018-09-04
申请号:CA2800630
申请日:2010-11-08
Applicant: IBM
Inventor: CRADDOCK DAVID , GREGG THOMAS , GREINER DAN , LAIS ERIC NORMAN , SCHMIDT DONALD WILLIAM
IPC: G06F12/1081 , G06F13/28
Abstract: Various address translation formats are available for use in obtaining system memory addresses for use by requestors, such as adapter functions, in accessing system memory. The particular address translation format to be used by a given requestor is pre-registered in a device table entry associated with that requestor.
-
公开(公告)号:CA3036118A1
公开(公告)日:2018-04-05
申请号:CA3036118
申请日:2017-09-27
Applicant: IBM
Inventor: GREINER DAN , SLEGEL TIMOTHY , ZOELLIN CHRISTIAN
Abstract: An instruction to be used to produce a message digest for a message is executed. In execution, a padding state control of the instruction is checked to determine whether padding has been performed for the message. If the checking indicates padding has been performed, a first action is performed; and if the checking indicates padding has not been performed, a second action, different from the first action, is performed.
-
公开(公告)号:CA2786049C
公开(公告)日:2018-02-13
申请号:CA2786049
申请日:2010-11-08
Applicant: IBM
Inventor: GREINER DAN , MITRAN MARCEL , SLEGEL TIMOTHY
Abstract: A computer employs a set of General Purpose Registers (GPRs). Each GPR comprises a plurality of portions. Programs such as an Operating System and Applications operating in a Large GPR mode, access the full GPR, however programs such as Applications operating in Small GPR mode, only have access to a portion at a time. Instruction Opcodes, in Small GPR mode, may determine which portion is accessed. In various embodiments, a high-word facility is utilized to determine selective access by different subsets of program instructions to a high order portion of the GPRs or to a low order portion of the GPRs. This functionality extends the number of GPRs available to sets of program instructions and relieves dependency on architectural resources, thereby improving software program functionality and performance.
-
公开(公告)号:AU2015238665B2
公开(公告)日:2018-01-18
申请号:AU2015238665
申请日:2015-03-16
Applicant: IBM
Inventor: GREINER DAN , FARRELL MARK , OSISEK DAMIAN LEO , SCHMIDT DONALD WILLIAM , BUSABA FADI YUSUF , KUBALA JEFFREY PAUL , BRADBURY JONATHAN DAVID , HELLER LISA CRANTON , SLEGEL TIMOTHY , GAINEY JR CHARLES
Abstract: A computer system includes a configuration with a core configurable between a single thread (ST) mode and a multithreading (MT) mode. The ST mode addresses a primary thread and the MT mode addresses the primary thread and one or more secondary threads on shared resources of the core. A multithreading facility is configured to control utilization of the configuration to perform a method that includes accessing the primary thread in the ST mode using a core address value and switching from the ST mode to the MT mode. The primary thread or one of the one or more secondary threads is accessed in the MT mode using an expanded address value, where the expanded address value includes the core address value concatenated with a thread address value.
-
-
-
-
-
-
-
-
-