公开(公告)号：KR101813766B1

公开(公告)日：2017-12-29

申请号：KR1020150179339

申请日：2015-12-15

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 초우쳉산 ,  린친민 ,  양첸시웅

IPC: B81B3/00 ,  B81B7/00 ,  H01L23/48 ,  H01L23/488

CPC classification number: H01L43/12 ,  B81B7/02 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2207/07 ,  B81C2201/019 ,  H01L43/08

Abstract: 반도체구조체는제1 기판, 제2 기판, 제1 기판위에그리고제1 기판과제2 기판사이에있는제1 감지구조체, 제2 기판을통해연장하는비아, 및제2 기판위에있고, 비아와전기적으로접속된상호접속구조체, 및상호접속구조체를적어도부분적으로덮는감지물질을포함하는제2 감지구조체를포함한다.

公开(公告)号：KR1020160014110A

公开(公告)日：2016-02-05

申请号：KR1020167001826

申请日：2009-06-05

Applicant: 바이오나노 제노믹스, 인크.

Inventor： 카오,한 ,  오스틴,마이클,디. ,  데쉬판데,파리크쉬트,에이. ,  쿤켈,마크 ,  샤로노프,알렉세이,와이. ,  코체르스페르거,마이클

IPC: G01N35/08 ,  B01L3/00 ,  G01N21/03 ,  G01N21/64

CPC classification number: B81C1/00119 ,  B01L3/502761 ,  B01L2200/0663 ,  B01L2200/0689 ,  B01L2200/10 ,  B01L2300/0816 ,  B01L2300/0851 ,  B01L2300/0858 ,  B01L2300/0864 ,  B01L2300/0887 ,  B01L2300/168 ,  B01L2400/0415 ,  B01L2400/043 ,  B01L2400/0442 ,  B01L2400/0487 ,  B01L2400/086 ,  B81B2201/058 ,  B81C2201/019 ,  G01N2021/0346 ,  G01N2021/6439 ,  Y10T29/4981

Abstract: 마크로규모및 나노규모치수의피쳐를갖는통합분석장치, 및감소된바탕신호를갖고장치내에배치된형광단의켄칭이감소한장치가제공된다. 이들장치를제조하고사용하는관련방법또한제공된다.

Abstract translation: 提供了具有宏观尺寸和纳米级尺寸特征的集成分析装置，以及具有降低的背景信号并且减少设置在装置内的荧光团的淬灭的装置。 还提供了制造这些装置和使用这些装置的相关方法。

公开(公告)号：KR1020150058073A

公开(公告)日：2015-05-28

申请号：KR1020140161745

申请日：2014-11-19

Applicant: 로핀-시나르 테크놀로지스 인코포레이티드

Inventor： 에스.압바스호세이니

IPC: B81C1/00 ,  B81C3/00

CPC classification number: B81C1/00238 ,  B23K26/0069 ,  B23K26/0604 ,  B23K26/0624 ,  B23K26/0626 ,  B23K26/0648 ,  B23K26/382 ,  B23K26/40 ,  B23K2203/50 ,  B81C1/00634 ,  B81C2201/019 ,  B81C2203/036 ,  B81C2203/038 ,  C03B33/0222 ,  C03B33/04 ,  H01L25/043 ,  H01L25/0657 ,  H01L25/0756 ,  H01L25/117 ,  H01L2924/0002 ,  B81C1/00 ,  B81C3/00 ,  H01L2924/00

Abstract: 광음향압축을사용하여복수의기판중 적어도하나내에완전한또는부분적인보이드들을기계가공하는단계를포함하는, 복수의투명기판을사용하여전기계식칩을만드는방법이개시된다. 복수의투명기판은특정순서로적층되고배치된다. 투명기판들은부착되고함께밀봉된다. 칩은레이저용접또는접착제에의해밀봉될수 있다.

Abstract translation: 公开了一种通过使用多个透明基板来制造机电芯片的方法，其包括通过使用光声压缩机械地处理多个基板中的至少一个中的全部或部分空隙的步骤。 多个透明基板以特定顺序层叠并排列。 透明基板被安装和密封。 芯片通过激光焊接或粘合剂密封。

公开(公告)号：KR1020130138932A

公开(公告)日：2013-12-20

申请号：KR1020120062477

申请日：2012-06-12

Applicant: 한국생산기술연구원

Inventor： 강정진 ,  홍석관

IPC: H01L21/027 ,  G03F7/00

CPC classification number: B81C1/00047 ,  B01D67/00 ,  B01D67/0034 ,  B01L3/502707 ,  B01L2300/0681 ,  B81B2201/051 ,  B81C2201/019 ,  H01L21/0273 ,  G03F7/0025 ,  G03F7/0035

Abstract: The present invention relates to a method for manufacturing a plastic chamber plate including a polymer membrane with arranged micro-holes. The purpose of the present invention is to improve productivity and reduce a failure rate by enabling the manufacture of a membrane in which micro-holes are arranged and simultaneously performing a membrane manufacturing work and a work for attaching the membrane to a plastic chamber plate. The method for manufacturing a plastic chamber plate including a polymer membrane with arranged micro-holes comprises: a step of forming a sacrificial layer by coating the upper part of a wafer with polymer (S110); a step of forming a photoresist layer by coating the upper part of the sacrificial layer with photoresist (S120); a step of arranging a mask with micro-holes on the upper part of the photoresist layer formed by the step S120 and irradiating the upper part of the arranged mask with ultraviolet rays (S130); a step of removing a portion irradiated by ultraviolet rays by using a development solution after the step S130 and manufacturing the membrane with micro-holes by drying and hardening a part by applying heat (S140); a step of bonding the plastic chamber plate to the upper part of the manufactured membrane (S150); and a step of separating the membrane from the wafer by removing the sacrificial layer by using a solvent after the step S150 (S160).

Abstract translation: 本发明涉及一种包括具有布置的微孔的聚合物膜的塑料室板的制造方法。 本发明的目的是通过制造其中布置有微孔的膜并且同时进行膜制造工作和将膜附着到塑料室板上的工作来提高生产率并降低故障率。 包括具有布置的微孔的聚合物膜的塑料室板的制造方法包括：通过用聚合物涂覆晶片的上部来形成牺牲层的步骤（S110）; 通过用光致抗蚀剂涂覆牺牲层的上部来形成光致抗蚀剂层的步骤（S120）; 在由步骤S120形成的光致抗蚀剂层的上部设置具有微孔的掩模的步骤，并用紫外线照射布置的掩模的上部（S130）; 通过在步骤S130之后使用显影液除去紫外线照射的部分，并且通过加热来干燥和硬化部件来制造具有微孔的膜的步骤（S140）; 将塑料室板接合到制膜的上部的步骤（S150）; 以及在步骤S150之后通过使用溶剂去除牺牲层，从而将膜与晶片分离的步骤（S160）。

公开(公告)号：KR1020120091202A

公开(公告)日：2012-08-17

申请号：KR1020127012172

申请日：2010-10-13

Applicant: 고쿠리츠다이가쿠호진 도호쿠다이가쿠 ,  도요타 지도샤(주)

Inventor： 다나카슈지 ,  에사시마사요시 ,  무로야마마사노리 ,  마츠자키사카에 ,  마키하타미츠토시 ,  노노무라유타카 ,  후지요시모토히로 ,  나카야마다카히로 ,  야마구치우이 ,  야마다히토시

IPC: G01L1/14 ,  G01L5/00 ,  B25J19/02 ,  H01L29/84

CPC classification number: B81C1/00238 ,  B81B2201/0264 ,  B81B2207/012 ,  B81C2201/019 ,  B81C2203/032 ,  B81C2203/0792 ,  G01L1/146 ,  G01L1/148 ,  G01L5/228 ,  H01L23/10 ,  H01L24/04 ,  H01L24/29 ,  H01L24/32 ,  H01L24/82 ,  H01L24/94 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/3512 ,  H01L2924/00

Abstract: Provided is a technique for packaging a sensor structure (300) having a contact sensing surface and a signal processing LSI (420) that processes a sensor signal. The sensor structure (300) has the contact sensing surface and sensor electrodes (320, 330). The signal processing integrated circuit (420) is embedded in a semiconductor substrate (400). The sensor structure (300) and the semiconductor substrate (400) are bonded by a bonding layer (500), forming a sensor device (200) as a single chip. The sensor electrodes (320, 330) and the integrated circuit (420) are sealed inside the sensor device (200), and the sensor electrodes (320, 330) and external terminals of the integrated circuit (420) are led out to the back surface of the semiconductor substrate (400) through a side surface of the semiconductor substrate (400).

公开(公告)号：KR1020110113641A

公开(公告)日：2011-10-17

申请号：KR1020117019959

申请日：2010-01-20

Applicant: 후지필름 디마틱스, 인크.

Inventor： 호이징톤,폴에이. ,  토레이,마르크에이.

IPC: B81C1/00 ,  B81B7/02 ,  H01L21/60 ,  B41J2/045

CPC classification number: B81C1/00904 ,  B81B2201/058 ,  B81C1/00119 ,  B81C2201/0143 ,  B81C2201/019 ,  B81C1/00 ,  B41J2/045 ,  B81B7/02

Abstract: 본체에 접합된 구성요소를 구비한 본체를 가지는 MEMS 장치가 설명된다. 본체는 주 표면 및 주 표면에 인접하고 주 표면보다 더 작은 측면 표면을 포함한다. 본체는 하나의 물질로 형성되고 측면 표면은 물질로 형성되고 본체는 측면 표면과 상이한 결정 구조이다. 본체는 측면 표면의 출구를 포함하고 구성요소는 출구와 유체 연결되는 개구를 포함한다.

Abstract translation: 描述了具有结合到身体的部件的主体的MEMS装置。 主体具有与主表面相邻并且小于主表面的主表面和侧表面。 主体由材料形成，侧表面由材料形成，并且主体是与侧面不同的晶体结构。 主体包括侧表面中的出口，并且部件包括与出口流体连接的孔。

公开(公告)号：KR1020110059854A

公开(公告)日：2011-06-07

申请号：KR1020117006220

申请日：2009-09-15

Applicant: 고쿠리츠다이가쿠호우진 도쿄다이가쿠

Inventor： 오바,타카유키

IPC: H01L23/52 ,  H01L25/065 ,  H01L25/07

CPC classification number: H01L21/76898 ,  B81B2207/07 ,  B81C1/00238 ,  B81C2201/019 ,  B81C2203/0792 ,  H01L23/481 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68377 ,  H01L2224/13009 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/83005 ,  H01L2224/8385 ,  H01L2224/9202 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10252 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15788 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 주면측에 반도체집적회로를 갖는 복수의 반도체칩이 형성된 반도체기판을 적층하고, 상이한 층의 상기 반도체기판을 구성하는 상기 반도체칩끼리를 신호전달가능하게 접속하고, 그 후 상기 반도체칩 부분을 개편화하는 반도체장치의 제조방법을 제공한다. 본발명에 따른 반도체장치의 제조방법은 제 1 반도체기판 및 제 2 반도체기판을 준비하는 제 1 공정과, 상기 제 2 반도체기판을 박형화하는 제 2 공정과, 박형화된 상기 제 2 반도체기판의 주면과 반대측의 면을 절연층을 통하여 상기 제 1 반도체기판의 주면에 고착하는 제 3 공정과, 박형화된 상기 제 2 반도체기판에 상기 제 2 반도체기판의 주면에서 상기 주면과 반대측의 면을 관통하는 비아홀을 형성하는 제 4 공정과, 상기 비아홀을 통하여 상기 제 1 반도체기판의 상기 반도체칩과 상기 제 2 반도체기판의 상기 반도체칩 사이의 신호전달을 가능하게 하는 접속부를 형성하는 제 5 공정을 갖는다.

Abstract translation: 其中具有半导体集成电路的多个半导体芯片形成在主表面侧上的半导体衬底被层压并且构成不同层的半导体衬底的半导体芯片彼此连接以便能够进行信号传输， 本发明还提供了一种制造半导体器件的方法。 一种用于根据权利要求1和制备半导体基板和第二半导体基板的第一步骤，其中在第二步骤中，厚度降低和第二半导体衬底与第二半导体衬底主表面薄和的本发明的制造半导体器件的方法 的表面相对的第三工序中，厚度的减小，并通过从所述第二半导体基板的主表面键合到第一半导体衬底的所述主表面上的绝缘层的第二半导体衬底，所述通孔通过表面相对的主的到侧贯通 以及第五步骤，形成使得能够经由通孔在第一半导体基板的半导体芯片和第二半导体基板的半导体芯片之间传输信号的连接部分。

公开(公告)号：KR101026387B1

公开(公告)日：2011-04-07

申请号：KR1020087022815

申请日：2007-02-26

Applicant: 소이텍

Inventor： 아스파버나드 ,  라가헤-블란차드크리스텔

IPC: H01L27/12 ,  H01L21/20

CPC classification number: B81C1/00357 ,  B81C1/0038 ,  B81C2201/019 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/76251 ,  H01L21/76254 ,  Y10T428/12674

Abstract: 본 발명은, 표층(20'), 적어도 하나의 내장된 층(36, 46), 및 지지부(30), 를 포함하는 반도체 구조물을 제조하기 위한 방법에 관한 것으로, 상기 방법은, 제 1 지지부 위에 제 1 재료의 패턴들(23)을 형성하는 단계, 상기 패턴들 사이 및 상기 패턴들 위에, 반도체 층을 형성하는 단계, 상기 반도체 층을 제 2 지지부와 조립하는 단계, 를 포함한다.
반도체, SOI 구조, 표층, 기판, 패턴

公开(公告)号：KR100998535B1

公开(公告)日：2010-12-07

申请号：KR1020080033757

申请日：2008-04-11

Applicant: 인싸이토(주)

Inventor： 남우성 ,  조신길 ,  정석

IPC: F15B21/00 ,  B82Y30/00 ,  B82Y40/00

CPC classification number: B29C66/3022 ,  B01L3/502707 ,  B01L3/502746 ,  B01L2200/0689 ,  B01L2300/0825 ,  B01L2300/0887 ,  B01L2400/0406 ,  B29C65/02 ,  B29C65/08 ,  B29C65/1635 ,  B29C65/168 ,  B29C65/48 ,  B29C65/4895 ,  B29C65/8253 ,  B29C66/1122 ,  B29C66/30223 ,  B29C66/53461 ,  B29C66/71 ,  B29C66/8322 ,  B29K2033/08 ,  B29K2033/12 ,  B29K2069/00 ,  B29L2031/756 ,  B81B3/0094 ,  B81B2201/0214 ,  B81B2201/051 ,  B81B2201/058 ,  B81B2203/0338 ,  B81B2203/0392 ,  B81C1/00103 ,  B81C2201/019 ,  B29K2083/00

Abstract: 본 발명은 나노틈새를 가지는 미세유체 채널이 구비된 미세유체 회로소자에 관한 것이다. 특히, 기재 내부에 형성된 홈을 포함하는 미세유체 채널, 및 상기 기재의 상면에 형성된 시료 투입구 혹은 배출구를 포함하는 미세유체 회로소자로서, 상기 미세유체 채널의 좌우 양 측면 모서리부가 미세유체 채널의 중앙부보다 낮은 높이의 나노틈새 형태를 갖는, 미세유체 회로소자에 관한 것이다. 미세유체 회로소자의 제조 방법 또한 본 발명에 포함된다.

公开(公告)号：KR1020100043057A

公开(公告)日：2010-04-27

申请号：KR1020107002116

申请日：2008-07-04

Applicant: 로베르트 보쉬 게엠베하

Inventor： 도니스,디터 ,  쾨니히,옌스

IPC: H01L21/30 ,  B81C1/00 ,  H01L21/20

CPC classification number: B81C1/00269 ,  B81C2201/019 ,  B81C2203/032 ,  H01L21/2007 ,  H01L21/50 ,  H01L23/10 ,  H01L24/05 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/04026 ,  H01L2224/05073 ,  H01L2224/05155 ,  H01L2224/05171 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/2731 ,  H01L2224/2732 ,  H01L2224/27418 ,  H01L2224/29011 ,  H01L2224/29013 ,  H01L2224/29078 ,  H01L2224/29101 ,  H01L2224/29139 ,  H01L2224/29144 ,  H01L2224/29188 ,  H01L2224/29193 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29388 ,  H01L2224/29393 ,  H01L2224/32145 ,  H01L2224/83055 ,  H01L2224/8309 ,  H01L2224/83191 ,  H01L2224/83203 ,  H01L2224/83224 ,  H01L2224/83801 ,  H01L2224/8384 ,  H01L2225/06541 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/163 ,  H01L2924/00015 ,  H01L2924/00

Abstract: The invention relates to a method for joining a first wafer (1) to at least one second wafer (2). The method is characterized by the steps of: applying a sinterable bonding material (7) to at least one of the wafers (1, 2, 14) and bringing together the wafers (1, 2, 14) and sintering the bonding material (7) by heating. The invention furthermore relates to a wafer assemblage (10) and to a chip.

Abstract translation: 本发明涉及一种用于将第一晶片（1）接合到至少一个第二晶片（2）的方法。 该方法的特征在于：将可烧结接合材料（7）施加到至少一个晶片（1，2,14）并将晶片（1,24）组合在一起并烧结接合材料（7 ）加热。 本发明还涉及一种晶片组合件（10）和芯片。