公开(公告)号：KR100277680B1

公开(公告)日：2001-02-01

申请号：KR1019980034923

申请日：1998-08-27

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  김상기 ,  구진근 ,  김대용

IPC: H01L29/74

Abstract: 본 발명은 래치업을 완벽하게 방지할 수 있고, 부성저항(스냅백) 현상의 발생을 억제하는 개선된 LIGBT 전력소자를 제공하고자 하는 것으로, 이를 위해 본 발명의 LIGBT 전력소자는, 드리프트영역을 갖는 반도체층; 상기 반도체층 표면 하부의 소정영역에 서로 격리되어 형성된 캐소드확산영역 및 애노드확산영역; 상기 캐소드확산영역 하부의 상기 반도체층에 형성된 웰영역; 상기 애노드확산영역을 감싸는 형상으로 상기 반도체층에 형성되고 상기 드리프트영역보다 높은 도핑농도를 갖는 버퍼영역; 상기 캐소드확산영역으로부터 방출된 제1캐리어를 상기 반도체기판의 벌크를 통해 상기 애노드확산영역으로 전달하기 위하여, 상기 웰영역에 수직적인 채널을 형성하는 제1게이트; 및 상기 애노드확산영역으로부터 방출된 제2캐리어를 상기 반도체기판의 표면 하부를 통해 상기 캐소드확산영역으로 전달하기 위하여, 그리고 상기 드리프트영역에서 전압강하를 유발하기 위하여, 상기 버퍼영역 및 그 버퍼영역과 인접한 상기 드리프트영역에 수평적인 채널을 형성하는 제2게이트를 포함하여 이루어진다.

公开(公告)号：KR1020000033991A

公开(公告)日：2000-06-15

申请号：KR1019980051086

申请日：1998-11-26

Applicant: 한국전자통신연구원

Inventor： 남기수 ,  노태문 ,  구진근 ,  김대용

IPC: H01L29/786

Abstract: PURPOSE: A method for fabricating dual or multiple gate polysilicon thin film transistor is provided to allow operation in high voltage, to prevent a leakage current, and to decrease device size. CONSTITUTION: A polysilicon thin film transistor is used for a pixel array switch of panel or a drive IC in an active matrix liquid crystal display(AMLCD) device or an electroluminescence(EL) display device. The fabrication begins with a forming step of at least one trench as a vertical gate region by etching an insulating substrate(10), and then a step of successively forming an oxide layer(12) and an amorphous silicon thin film is followed. Next, a step of converting the amorphous silicon thin film into a polysilicon thin film(23) is carried out, and thereto an active layer to be used as source, drain and channel regions is formed by ion implantation. After that, a gate oxide layer(24) is formed and a trench gate electrode(25) is formed on the gate oxide layer in the trench. A field oxide layer(26) is then formed, exposing the source and drain regions in the active layer. A source electrode(28a) and a drain electrode(28b) are respectively formed into the exposed source and drain regions.

Abstract translation: 目的：提供一种用于制造双栅极或多栅极多晶硅薄膜晶体管的方法，以允许高电压工作，防止漏电流，并降低器件尺寸。 构成：多晶硅薄膜晶体管用于有源矩阵液晶显示器（AMLCD）器件或电致发光（EL）显示器件中的面板的像素阵列开关或驱动IC。 通过蚀刻绝缘基板（10），通过至少一个沟槽的形成步骤作为垂直栅极区域开始制造，然后遵循依次形成氧化物层（12）和非晶硅薄膜的步骤。 接着，进行将非晶硅薄膜转换为多晶硅薄膜（23）的工序，通过离子注入形成用作源极，漏极和沟道区域的有源层。 之后，形成栅极氧化物层（24），并且在沟槽中的栅极氧化物层上形成沟槽栅电极（25）。 然后形成场氧化物层（26），暴露有源层中的源区和漏区。 源电极（28a）和漏电极（28b）分别形成为暴露的源极和漏极区域。

公开(公告)号：KR1020000032754A

公开(公告)日：2000-06-15

申请号：KR1019980049309

申请日：1998-11-17

Applicant: 한국전자통신연구원

Inventor： 남기수 ,  노태문 ,  김상기 ,  김종대 ,  이대우 ,  구진근 ,  김대용

IPC: H01L29/78

Abstract: PURPOSE: A power device having vertical trench gates and a thick oxide layer on drift region is provided to obtain high breakdown voltage and low ON-resistance. CONSTITUTION: A high voltage power device used for a step motor, an automobile, and a plate display drive IC is fabricated. Source regions(28) are formed in both sides of a silicon substrate(20) having p-wells(25) therein, and a drain region(26) is formed in a mmiddle of the substrate(20). A trench(29) is then formed between the source and drain regions(28,26). A first thick field oxide layer(35) is formed on both a bottom surface and a side wall of the trench(29) in the drift region, and on the source and drain regions(28,26). A gate layer(37) is formed in the trench(29) surrounded by the first field oxide layer(35), and an oxide layer(36') is further formed on the gate layer(37). Moreover, a second field oxide layer(38) is formed on the oxide layers(35,36'). Source electrodes(39) and a drain electrode(40) are formed in contact holes of the first and second field oxide layer(35,38). Particularly, in the trench(29), the bottom gate oxide layer and the side wall gate oxide layer toward the drift region are thicker than the other side wall gate oxide layer toward a channel region.

Abstract translation: 目的：提供具有垂直沟槽栅极和漂移区上厚厚氧化层的功率器件，以获得高击穿电压和低导通电阻。 构成：制造用于步进电机，汽车和板显示驱动IC的高压电力装置。 源极区（28）形成在其中具有p阱（25）的硅衬底（20）的两侧，并且在衬底（20）的mm中形成漏极区（26）。 然后在源区和漏区（28,26）之间形成沟槽（29）。 第一厚氧化物层（35）形成在漂移区域中的沟槽（29）的底表面和侧壁上以及源极和漏极区域（28,26）上。 在由第一场氧化物层（35）围绕的沟槽（29）中形成栅极层（37），并且在栅极层（37）上进一步形成氧化物层（36'）。 此外，在氧化物层（35,36'）上形成第二场氧化物层（38）。 源电极（39）和漏电极（40）形成在第一和第二场氧化物层（35,38）的接触孔中。 特别地，在沟槽（29）中，底栅氧化层和侧壁栅氧化层朝向漂移区比另一侧壁栅极氧化物层朝向沟道区域厚。

公开(公告)号：KR1020000031962A

公开(公告)日：2000-06-05

申请号：KR1019980048234

申请日：1998-11-11

Applicant: 한국전자통신연구원

Inventor： 남기수 ,  노태문 ,  김상기 ,  김종대 ,  이대우 ,  구진근 ,  김대용

IPC: H01L27/108

Abstract: PURPOSE: A high voltage electric power device is provided to be used for a stepped motor, an automobile, and an integrated circuit for driving flat board display by having the structure of a trench gate type containing a high yield voltage and a low ON-resistance value. CONSTITUTION: Wells(3) are formed on both upper parts of a device area in a semiconductor substrate(1), and a trench structure is formed to have two trench grooves between wells. Thus, a gate oxidation film is formed in the trench groove. Moreover, a gate oxidation film is formed to have the side wall of a channel area, which is thicker than the side wall of a drift area. Then, a polycrystalline silicon thin film is formed for being surrounded by the gate oxidation film as a gate electrode(12). Herein, a source area(17) containing n+ and p+ ions in the well area of one side is formed on an upper part of the well, and the source area containing n+ and p+ ions is formed at the well area of the other side. A drain area(15) having the n+ ion is formed on the upper surface of a column in the trench structure, and a field oxide film is formed on the upper part of the drain area. Moreover, a contact hole is formed in both source areas to form the source electrode and a drain electrode(18).

Abstract translation: 目的：提供一种高压电力装置，用于阶梯式电动机，汽车和用于驱动平板显示器的集成电路，其具有包含高屈服电压和低导通电阻的沟槽栅型结构 值。 构成：在半导体衬底（1）中的器件区域的两个上部形成有阱（3），并且形成沟槽结构以在阱之间具有两个沟槽。 因此，在沟槽中形成栅极氧化膜。 此外，形成栅极氧化膜以具有比漂移区域的侧壁更厚的沟道区域的侧壁。 然后，形成由栅极氧化膜作为栅电极（12）包围的多晶硅薄膜。 这里，在井的上部形成在一侧的阱区域中含有n +和p +离子的源极区域（17），在另一侧的阱区域形成有含有n +和p +离子的源极区域。 在沟槽结构的列的上表面上形成具有n +离子的漏极区域（15），并且在漏极区域的上部形成场氧化膜。 此外，在两个源极区域中形成接触孔以形成源电极和漏电极（18）。

公开(公告)号：KR1020000027354A

公开(公告)日：2000-05-15

申请号：KR1019980045269

申请日：1998-10-28

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  김상기 ,  구진근 ,  김대용

IPC: H01L29/772

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

Abstract: PURPOSE: A method is provided to simplify processes by forming a gate oxide layer of a p-channel field power device and a field oxide layer at the same time a trench is filled y forming a TEOS oxide layer. CONSTITUTION: A first wall(30B) of a first conductive type on an epitaxial layer. A second wall(34) of a first conductive-type having a certain depth from the surface of the first wall(30B) and a drift region of a second conductive-type adjacent to the second wall(35) are formed. A semiconductor substrate is selectively etched to form a trench(35) penetrating the first and second walls(30B, 34). A first TESO oxide layer(37) is formed on the interior of the trench(35) and on an entire structure. A second TESO oxide layer(39) are formed and selectively etched to formed a field oxide pattern(37A) and a gate oxide pattern(37B).

Abstract translation: 目的：提供一种通过在形成TEOS氧化物层的同时填充沟槽的同时形成p沟道场功率器件和场氧化物层的栅氧化层来简化工艺的方法。 构成：在外延层上的第一导电类型的第一壁（30B）。 形成具有与第一壁（30B）的表面一定深度的第一导电类型的第二壁（34）和与第二壁（35）相邻的第二导电类型的漂移区。 选择性地蚀刻半导体衬底以形成穿透第一和第二壁（30B，34）的沟槽（35）。 第一TESO氧化物层（37）形成在沟槽（35）的内部和整个结构上。 形成第二TESO氧化物层（39）并选择性地蚀刻以形成场氧化物图案（37A）和栅极氧化物图案（37B）。

公开(公告)号：KR1020000015166A

公开(公告)日：2000-03-15

申请号：KR1019980034923

申请日：1998-08-27

Applicant: 한국전자통신연구원

Inventor： 김종대 ,  김상기 ,  구진근 ,  김대용

IPC: H01L29/74

Abstract: PURPOSE: An LIGBT(lateral insulated gate bipolar transistor) power device used as driving IC of FED and PDP is provided to prevent a latch-up and a negative resistance. CONSTITUTION: The LGIBT power device comprises a semiconductor layer (203) having a drift region; a cathode diffusion region (205, 206) and an anode diffusion region (208, 209) spaced apart from each other; a buffer region (207) surrounding the anode diffusion region and having a heavily doping concentration compared to the drift region; a first gate (211) for forming a vertical channel in a well region (204), so that a first carrier emitted from the cathode region (205, 206) is transformed to the anode diffusion regions (208, 209) via a bulk; and a second gate (213) for forming a horizontal channel in the buffer region (207) and the drift region, so that a second carrier emitted from the anode diffusion region (208, 209) is transformed to the cathode diffusion region (205, 206).

Abstract translation: 目的：提供用作FED和PDP的驱动IC的LIGBT（横向绝缘栅双极晶体管）功率器件，以防止闭锁和负电阻。 构成：LGIBT功率器件包括具有漂移区域的半导体层（203） 阴极扩散区（205,206）和彼此间隔开的阳极扩散区（208,209）; 围绕所述阳极扩散区并且与所述漂移区相比具有重掺杂浓度的缓冲区（207）; 用于在阱区（204）中形成垂直沟道的第一栅极（211），使得从阴极区域（205,206）发射的第一载流子经由本体转变为阳极扩散区域（208,209）; 以及用于在缓冲区域（207）和漂移区域中形成水平通道的第二栅极（213），使得从阳极扩散区域（208,209）发射的第二载流子转变为阴极扩散区域（205， 206）。

公开(公告)号：KR100211949B1

公开(公告)日：1999-08-02

申请号：KR1019960061023

申请日：1996-12-02

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  김대용 ,  곽명신

IPC: H02J7/04

Abstract: 본 발명은 충전식 배터리 팩 내부에 충전상태를 감지하는 회로가 있고 표면에 충전상태를 표시하는 계수형 디스플레이 소자가 부착된 충전식 배터리 팩에 관한 것이다. 그 목적은 충전기를 이용하여 충전할 때는 충전전압을 나타내고, 충전식 배터리 팩의 유휴 상태에서는 자체전원을 이용하여 독자적으로 충전이 얼마나 되어 있는지를 용이하게 식별할 수 있도록 하는 배터리 팩을 제공함에 있다. 그 구성은 충전식 배터리 팩 내에 설치되어 충전상태를 나타내는 표시수단 및 충전식 배터리들로부터 전원을 공급받아 표시수단을 제어하는 제어수단으로 되어 있다.

公开(公告)号：KR1019990050550A

公开(公告)日：1999-07-05

申请号：KR1019970069682

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최완 ,  김대용 ,  김진호 ,  김상욱

IPC: G06F9/46

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 실시간 태스크들의 실행순서가 뒤바뀌는 우선순위 역전현상을 해결하는 실시간 태스크 스케쥴링 방법 에 관한 것임.
2. 발명이 해결하고자하는 기술적 요지
본 발명은 우선순위 역전현상을 마감시간내에 완료할 수 있는 실시간 태스크의 수를 극대화하는 실시간 스캐쥴링 방법을 제공하는데 그 목적이 있다.
3. 발명의 해결 방법의 요지
본 발명은 실시간 태스크 테이블에 있는 태스크의 여유시간을 재계산하고, 새로 도착한 실시간 태스크의 여유시간이 상기 실시간 태스크 중에 가장적은 여유시간보다 적은지를 비교하여, 비교 결과에 따라 일시 중지한 태스크를 선점당한 태스크들을 위한 별도의 테이블에 삽입한다.
4. 발명의 중요한 용도.
본 발명은 ATM 교환기의 DBMS 등의 선점당한 태스크들을 별도의 테이블에 관리하여 우선순위 역전현상을 해결하는데 이용됨.

公开(公告)号：KR100194644B1

公开(公告)日：1999-06-15

申请号：KR1019960054405

申请日：1996-11-15

Applicant: 한국전자통신연구원

Inventor： 임태영 ,  김대용 ,  곽명신

IPC: H02J7/04

Abstract: 본 발명은 무선 전화기나 캠코더 등의 전원으로 사용되는 충전식 배터리나 배터리팩 중에서 재충전이 안되는 충전식 배터리나 배터리팩도 충전할 수 있는 충전장치에 관한 것이다. 그 목적은 5~10배에 해당하는 고전압과 약간의 부가회로를 추가함으로써 과충전에 의해 열화되었거나 장시간 미사용으로 인하여 완전히 자연방전된 충전식 배터리에 대해서도 충전할 수 있는 충전장치를 구현하는 데에 있다. 그 구성은 전원 발생수단과 전원 구동수단과 잔류전압 검출수단 및 충전방식 선택수단으로 되어 있다. 전원 발생수단은 성능저하되었거나 자연방전된 비정상 배터리의 초기충전을 위한 제1충전전압과 정상 배터리의 쾌속충전과 표준충전을 위한 제2충전전압 두 종류의 충전전압을 발생시킨다. 전원 구동수단은 제어신호에 따라 전원 발생수단으로부터 제1충전전압과 제2충전전압 중 하나를 충전식 배터리에 공급한다. 잔류전압 검출수단은 충전식 배터리의 잔류전압을 검출하여 초기충전의 필요여부의 판단을 위한 잔류전압 신호를 출력한다. 충전방식 선택수단은 잔류전압 신호에 따라 초기충전의 필요여부를 판단하여 충전방식을 선택하고 전원 구동수단에 제어신호를 공급한다.

公开(公告)号：KR1019990016059A

公开(公告)日：1999-03-05

申请号：KR1019970038481

申请日：1997-08-12

Applicant: 한국전자통신연구원

Inventor： 김대용 ,  곽명신 ,  남기수

IPC: H03L7/00

Abstract: 본 발명은 통상의 저 전력 CMOS소자로 제작된 직접 디지털 주파수 합성기 디바이스의 단점인 낮은 출력 주파수를 개선하여 고속 동작의 높은 출력 주파수를 얻을 수 있도록 하므로써, 높은 주파수의 합성이 가능하고, 주파수 해상도 및 위상과 주파수의 안정도를 향상시킬 수 있으며, 주파수합성기의 디바이스 칩 크기를 줄여서, 오늘날 이동통신 기기의 주파수 합성장치에 적합한 코-딕회로를 이용한 직접 디지털 주파수 합성기에 관해 개시된다.
종래의 CMOS 소자기술로 제작된 직접 디지털 주파수합성기의 합성된 주파수는 최대 동작 클럭 주파수의 1/4에 해당하는 낮은 주파수 출력과 사인 룩업 테이블인 사인롬(Sine ROM) 크기의 제약으로 인한 낮은 주파수 해상도와 정밀도 때문에 직접 디지털 주파수 합성기 단독으로는 50MHz이상의 고해상도의 고주파 합성기로서는 부적당하였다.
종래 기술의 단점인 저해상도의 저주파수 출력을 개량하기 위하여, 종래 구조의 직접 디지털 주파수 합성기의 구조와 연결 방법을 달리하여 최종 출력이 직접 디지털 주파수 합성기 한 개의 출력 주파수보다도 4배 혹은 그 이상의 합성된 출력 주파수와 고해상도의 출력을 얻을 수 있도록 구성하였으며, 통상의 저 전력 CMOS 소자기술로 제작할 경우 소형화와 저 전력화가 가능하도록 개선하였다.