中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

500 records (took 0.022 seconds)

    INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA.
    221.
    发明专利
    INVALIDACION DE ALMACENAMIENTO, BORRADO DE ELEMENTOS DE LA MEMORIA INTERMEDIA. 未知

    公开(公告)号：ES2336973T3

    公开(公告)日：2010-04-19

    申请号：ES08150756

    申请日：2004-05-06

    Applicant: IBM

    Inventor： HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH ,  SLEGEL TIMOTHY

    IPC: G06F9/30 ,  G06F9/38 ,  G06F12/08 ,  G06F12/10

    Abstract: Un método para invalidar los elementos de tablas de traducción y borrar los correspondientes elementos de tablas de traducción dinámica de direcciones (DAT) de una memoria intermedia de traducción (TLB) asociada con una unidad de proceso en un sistema informático (100, 200, 300), comprendiendo el sistema informático una o más tablas de traducción de direcciones que proporcionan información de traducción para traducir direcciones virtuales a direcciones reales, en el que la información del elemento de tabla de traducción de direcciones se mantiene en la TLB, caracterizado porque el método comprende: a) extraer para la ejecución de una instrucción (600) de máquina de Invalidación de Elementos de la Tabla de Traducción Dinámica de Direcciones (IDTE), comprendiendo la instrucción de IDTE un código de operación (602) que identifica dicha instrucción y un campo de información que comprende: 1) un primer registro (606) para indicar un origen y un tipo de una tabla de traducción de direcciones que contiene una gama de uno o más elementos a ser invalidados, 2) un segundo registro (608) para incluir los índices utilizados para seleccionar un elemento de tabla de traducción en un tipo de tabla de traducción de direcciones indicado por el primer registro, y un bit (621) para indicar si un borrado mediante la operación de un Elemento de Control del Espacio de Direcciones (ASCE) o una operación de invalidación y borrado han de ser realizados, y un campo de gama (622) para identificar un numero de elementos de tablas de traducción adicionales, en la tabla de traducción de direcciones indicada por el primer registro, a ser invalidados, y 3) un tercer registro (604) para indicar un origen y un tipo de tabla de traducción de direcciones para ser utilizado cuando el borrado, mediante la operación del elemento de control del espacio de direcciones, ha de ser realizado solamente por elementos de TLB de borrado de manera selectiva; y b) ejecutar la instrucción (600) de máquina de IDTE extraída, comprendiendo el paso de ejecución: i. determinar, desde el bit (621), en el segundo registro, si un borrado por la operación del elemento de control del espacio de direcciones (Fig. 9) ha de ser realizado; ii. responder al bit (621) indicando que el borrado mediante la operación del elemento de control del espacio de direcciones ha de ser realizado, borrando la TLB, independientemente del contenido del primer registro (606), de esos elementos en los que el origen de la tabla de traducción de direcciones de una tabla de traducción fue utilizado para crear las elementos en la TLB que corresponden al origen de la tabla de traducción de direcciones en el tercer registro (624); y iii. responder al bit (621) indicando que el borrado mediante la operación del elemento de control del espacio de dirección no ha de ser realizado, invalidando la gama de los elementos de la tabla de traducción de direcciones de una tabla de traducción identificada por el campo de gama (622), y borrando los elementos de TLB que corresponden a los elementos invalidados.

    222.
    发明专利
    未知

    公开(公告)号：DE602004024254D1

    公开(公告)日：2009-12-31

    申请号：DE602004024254

    申请日：2004-05-06

    Applicant: IBM

    Inventor： HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH ,  SLEGEL TIMOTHY

    IPC: G06F9/30 ,  G06F9/38 ,  G06F12/08 ,  G06F12/10

    Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

    223.
    发明专利
    未知

    公开(公告)号：DK1701269T3

    公开(公告)日：2009-08-03

    申请号：DK06116358

    申请日：2004-05-06

    Applicant: IBM

    Inventor： SLEGEL TIMOTHY ,  HELLER LISA ,  PFEFFER ERWIN ,  PLAMBECK KENNETH

    IPC: G06F12/10 ,  G06F9/30 ,  G06F9/318 ,  G06F9/38 ,  G06F12/08

    Abstract: A method for invalidating translation table entries and clearing corresponding dynamic address translation (DAT) table entries of a translation lookaside buffer (TLB) associated with a processing unit in a computer system, the computer system comprising one or more address translation tables providing translation information to translate virtual addresses to real addresses, wherein address translation table entry information is maintained in the TLB, the method comprising: a) fetching for execution a multifunction Invalidate DAT Table Entry (IDTE) machine instruction, the IDTE instruction comprising an opcode field identifying said instruction and an information field comprising: 1) a first register field for identifying a first register for indicating an origin and type of an address translation table containing a range of one or more entries to be invalidated, 2) a second register field for identifying a second register for including indices used to select a translation table entry in a type of address translation table indicated by the first register, and an option bit for indicating whether a clear by address space control element (ASCE) operation or an invalidating-and-clearing operation is to be performed, and a range field for identifying a number of additional translation table entries, in the address translation table indicated by the first register, to be invalidated, and 3) a third register field for identifying a third register for indicating an origin and type of address translation table to be used when the clear by address space control element operation is to be performed for only selectively clearing TLB entries; and b) executing the fetched IDTE machine instruction, the executing step comprising: i. determining, from the option bit in the second register, whether a clear by address space control element operation is to be performed; ii. responsive to the option bit indicating that the clear by address space control element operation is to be performed, clearing the TLB, independent of the content of the first register, of those entries in which the address translation table origin of a translation table was used to create the entries in the TLB corresponds to the address translation table origin in the third register; iii. responsive to the option bit indicating that the clear by address space control element operation is not to be performed, invalidating the range of address translation table entries of a translation table identified by the range field, and clearing the TLB entries corresponding to the invalidated entries.

    EXTRACT CACHE ATTRIBUTE FACILITY AND INSTRUCTION THEREFORE
    224.
    发明专利
    EXTRACT CACHE ATTRIBUTE FACILITY AND INSTRUCTION THEREFORE 未知

    公开(公告)号：CA2701093A1

    公开(公告)日：2009-07-16

    申请号：CA2701093

    申请日：2009-01-07

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY

    IPC: G06F9/312

    Abstract: In a method of operating a computer system there is provided a facility and cache machine instruction of a computer architecture for specifying a target cache cache-level and a target cache attribute of interest for obtaining a cache attribute of one or more target caches. The requested cache attribute of the target cache(s) in saved in a register.

    225.
    发明专利
    未知

    公开(公告)号：ES2993311T3

    公开(公告)日：2024-12-27

    申请号：ES20701987

    申请日：2020-01-23

    Applicant: IBM

    Inventor： GIAMEI BRUCE ,  SOFIA ANTHONY ,  KLEIN MATTHIAS ,  WEISHAUPT SIMON ,  FARRELL MARK ,  SLEGEL TIMOTHY ,  MISHRA ASHUTOSH ,  JACOBI CHRISTIAN

    IPC: G06F9/30

    Abstract: Se obtiene una instrucción para realizar una función de una pluralidad de funciones. La instrucción es una instrucción diseñada de manera única de una arquitectura de conjunto de instrucciones que cumple con un estándar de la industria para la compresión. La instrucción se ejecuta, y la ejecución incluye realizar la función especificada por la instrucción. La ejecución incluye, en función de que la función sea una función de compresión o una función de descompresión, transformar el estado de los datos de entrada entre una forma no comprimida de los datos de entrada y una forma comprimida de los datos de entrada para proporcionar un estado transformado de acceso a los datos. Durante la ejecución de la función, se accede al historial relacionado con la función. El historial se va a utilizar para transformar el estado de los datos de entrada entre la forma no comprimida y la forma comprimida. (Traducción automática con Google Translate, sin valor legal)

    ">
    227.
    发明专利
    "Compare and Delay"-Befehle 未知

    公开(公告)号：DE112015000203B4

    公开(公告)日：2024-12-05

    申请号：DE112015000203

    申请日：2015-02-23

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SCHMIDT DONALD WILLIAM ,  MITRAN MARCEL ,  GAINEY CHARLES JR

    IPC: G06F9/52 ,  G06F9/30 ,  G06F9/38 ,  G06F9/455

    Abstract: Bereitgestellt wird eine Verzögerungseinrichtung, in der eine Programmausführung verzögert werden kann, bis ein vordefiniertes Ereignis eintritt, z.B. bis ein Vergleich von Arbeitsspeicherpositionen eine wahre Bedingung ergibt, eine Zeitüberschreitung erreicht wird, eine Unterbrechung ausgesetzt wird oder eine andere Bedingung gegeben ist. Die Verzögerungseinrichtung beinhaltet einen oder mehrere „Compare and Delay“-Maschinenbefehle, mit denen eine Ausführung verzögert wird. Der eine oder die mehreren „Compare and Delay“-Befehle können einen 32-Bit-„Compare and Delay“-Befehl (CAD-Befehl) und einen 64-Bit-„Compare and Delay“-Befehl (CADG-Befehl) beinhalten.

    Maschinenbefehl zum Beenden eines bedingten Befehls
    228.
    发明专利
    Maschinenbefehl zum Beenden eines bedingten Befehls 未知

    公开(公告)号：DE112015000223B4

    公开(公告)日：2024-09-26

    申请号：DE112015000223

    申请日：2015-03-11

    Applicant: IBM

    Inventor： GREINER DAN ,  SLEGEL TIMOTHY ,  JACOBI CHRISTIAN ,  SCHMIDT DONALD WILLIAM ,  MITRAN MARCEL

    IPC: G06F9/455 ,  G06F9/30 ,  G06F9/38

    Abstract: Computerprogrammprodukt zum Ausführen eines Maschinenbefehls in einer transaktionalen Datenverarbeitungsumgebung (100), wobei das Computerprogrammprodukt aufweist:ein computerlesbares Speichermedium, das von einer Verarbeitungsschaltung gelesen werden kann und Befehle zum Ausführen durch die Verarbeitungsschaltung zum Ausführen eines Verfahrens speichert, das beinhaltet:durch einen Prozessor (110) Erhalten des Maschinenbefehls zum Ausführen in der transaktionalen Datenverarbeitungsumgebung, wobei der Maschinenbefehl für eine Computerausführung gemäß einer Computerarchitektur definiert ist, wobei der Maschinenbefehl aufweist:ein Feld Operationscode (202, 302, 402, 502), das zur Angabe eines Operationscodes zum Spezifizieren einer Operation Beenden von bedingten Befehlen verwendet wird; unddurch den Prozessor (110) Ausführen des Maschinenbefehls, wobei das Ausführen beinhaltet:Erhalten eines Operanden (1150) des Maschinenbefehls, wobei der Operand einen Vorzeichenwert aufweist;Ermitteln (1152), ob der Operand eine vorgegebene Beziehung in Bezug auf einen Wert hat, wobei die vorgegebene Beziehung Gleichheit beinhaltet und der Wert null ist;Ermitteln (1156), ob der Operand größer als null ist, und auf der Grundlage der Tatsache, dass der Operand größer als null ist, Verzögern (1158) des Ausführens des Maschinenbefehls und Wiederholen von Erhalten und Ermitteln, und auf Grundlage, dass der Operand kleiner als null ist, vorzeitiges Beenden (1160) des Maschinenbefehls, auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert nicht hat;Ausführen (1154) des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat; undwobei Erhalten des Operanden, Ermitteln, ob der Operand die vorgegebene Beziehung in Bezug auf den Wert hat, das auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf den Wert nicht hat, basierende weitere Ermitteln, ob der Operand größer als null ist, und Ausführen des Maschinenbefehls auf der Grundlage des Feststellens, dass der Operand die vorgegebene Beziehung in Bezug auf einen Wert hat, als Teil eines einzigen Befehls ausgeführt werden, der den Operationscode enthält.

Patent Agency Ranking