Instrução de redefinição de proteção de tradução de endereço dinâmico

    公开(公告)号:BR112023021648A2

    公开(公告)日:2023-12-26

    申请号:BR112023021648

    申请日:2022-05-31

    Applicant: IBM

    Abstract: instrução de redefinição de proteção de tradução de endereço dinâmico. uma instrução é fornecida para executar uma operação de redefinição de proteção de tradução de endereço quando executada. a execução da instrução inclui determinar, por um processador, que um bit de proteção de tradução de endereço em uma entrada de tabela de tradução especificada associada a um bloco de armazenamento deve ser redefinido. com base na determinação de que o bit de proteção de tradução de endereço deve ser redefinido, a execução da instrução inclui a redefinição do bit de proteção de tradução de endereço para desativar a proteção contra gravação para o bloco de armazenamento. a redefinição está ausente, aguardando uma ação de um ou mais outros processadores do ambiente de computação.

    4.
    发明专利
    未知

    公开(公告)号:ES2993311T3

    公开(公告)日:2024-12-27

    申请号:ES20701987

    申请日:2020-01-23

    Applicant: IBM

    Abstract: Se obtiene una instrucción para realizar una función de una pluralidad de funciones. La instrucción es una instrucción diseñada de manera única de una arquitectura de conjunto de instrucciones que cumple con un estándar de la industria para la compresión. La instrucción se ejecuta, y la ejecución incluye realizar la función especificada por la instrucción. La ejecución incluye, en función de que la función sea una función de compresión o una función de descompresión, transformar el estado de los datos de entrada entre una forma no comprimida de los datos de entrada y una forma comprimida de los datos de entrada para proporcionar un estado transformado de acceso a los datos. Durante la ejecución de la función, se accede al historial relacionado con la función. El historial se va a utilizar para transformar el estado de los datos de entrada entre la forma no comprimida y la forma comprimida. (Traducción automática con Google Translate, sin valor legal)

    MAINTAINING COMPATIBILITY FOR COMPLEX FUNCTIONS OVER MULTIPLE MACHINE GENERATIONS

    公开(公告)号:SG11202105494SA

    公开(公告)日:2021-06-29

    申请号:SG11202105494S

    申请日:2020-02-20

    Applicant: IBM

    Abstract: A system is provided and includes a plurality of machines. The plurality of machines includes a first generation machine and a second generation machine. Each of the plurality of machines includes a machine version. The first generation machine executes a first virtual machine and a virtual architecture level. The second generation machine executes a second virtual machine and the virtual architecture level. The virtual architecture level provides a compatibility level for a complex interruptible instruction to the first and second virtual machines. The compatibility level is architected for a lowest common denominator machine version across the plurality of machines. The compatibility level includes a lowest common denominator indicator identifying the lowest common denominator machine version.

Patent Agency Ranking