-
公开(公告)号：KR1020120029384A
公开(公告)日：2012-03-26
申请号：KR1020117027010
申请日：2010-03-19
Applicant: 브레우어 사이언스 인코포레이션
IPC: H01L21/027 , H01L21/308 , B81C1/00 , C08G61/08 , G03F7/033 , G03F7/09
CPC classification number: B81C1/00801 , B81C2201/053 , C08G61/08 , C08G2261/3324 , C08G2261/418 , G03F7/033 , G03F7/094 , H01L21/0274 , H01L21/3081 , Y10T428/31645 , Y10T428/31667 , Y10T428/31692 , Y10T428/31855 , Y10T428/31909
Abstract: 신규한 조성물 및 반도체 및 MEMS 디바이스의 제조 동안 보호 레이어로서 이러한 조성물을 사용하는 방법이 제공된다. 조성물은 용매 시스템에 분산되거나 용해된 사이클로올레핀 공중합체를 포함하고, 산 식각 및 다른 가공 및 취급 동안 기판을 보호하는 레이어를 형성하기 위하여 사용될 수 있다. 보호 레이어는 광민감성 또는 비-광민감성일 수 있고, 보호 레이어 아래에 프라이머 레이어와 함께 또는 프라이머 레이어 없이 사용될 수 있다. 바람직한 프라이머 레이어는 용매 시스템 중의 염기성 고분자를 포함한다.
Abstract translation: 提供了在制造半导体和MEMS器件期间使用这些组合物作为保护层的新组合物和方法。 组合物包含分散或溶解在溶剂体系中的环烯烃共聚物，并且可以用于在酸蚀刻和其它加工和处理期间形成保护基材的层。 保护层可以是光敏的或非感光的，并且可以在保护层下面使用或不使用底漆层。 优选的底漆层在溶剂体系中包含碱性聚合物。
-
公开(公告)号：KR1020110124702A
公开(公告)日：2011-11-17
申请号：KR1020110031730
申请日：2011-04-06
Applicant: 오므론 가부시키가이샤
CPC classification number: B81B7/0016 , B81B2201/0257 , B81B2207/012 , B81C2201/053 , H01L2224/48091 , H01L2224/48137 , H01L2224/8592 , H01L2924/16151 , H04R19/005 , H04R31/00 , H01L2924/00014
Abstract: PURPOSE: A sound sense and manufacturing method thereof are provided to improve productivity by preventing increase of the number of fabrication process and to protect the upper side peripheral part of a silicon substrate using a protective film which uses a back plate. CONSTITUTION: A conductivity diaphragm(33) is arranged on in the upward of a silicon substrate(32) having a back chamber(35). The diaphragm is supported by an anchor(37). The conductivity diaphragm is covered on the upper part of the silicon substrate in order to fix a plate part(39). A back plate(34) is composed by preparing a conductivity fixed electrode film(40) in the lower-part of the plate part. A electric signal corresponding to the change of electrostatic capacity between the conductivity fixed electrode film and the conductivity diaphragm is outputted from a fixing side electrode pad and an operation side electrode pad(46) to outside. A protective film(53) is successively prepared with the plate part in the circumference of the plate part.
Abstract translation: 目的：提供一种声音和制造方法，通过防止制造工艺数量的增加和使用背板的保护膜来保护硅衬底的上侧周边部分来提高生产率。 构成：在具有后室（35）的硅衬底（32）的上方布置导电膜（33）。 隔膜由锚（37）支撑。 为了固定板部（39），在硅基板的上部覆盖导电性膜。 背板（34）通过在板部的下部准备导电性固定电极膜（40）而构成。 从固定侧电极焊盘和操作侧电极焊盘（46）向外部输出与导电性固定电极膜和电导膜之间的静电电容的变化对应的电信号。 依次制备保护膜（53），其中板部分在板部的圆周上。
-
公开(公告)号：KR1020100110371A
公开(公告)日：2010-10-12
申请号：KR1020107018704
申请日：2009-01-21
Applicant: 에프코스 아게
CPC classification number: B81C1/00896 , B81B7/0061 , B81B2201/0257 , B81C2201/053 , H04R2201/003
Abstract: 적어도 하나의 캐비티(2)가 존재하는 기판(1)을 포함하는 MEMS 소자가 설명된다. 상기 캐비티(2)는 상기 기판(1)의 능동면에 대해서는 폐쇄된다. 상기 기판(1)의 능동면의 반대면에는 비능동면이 형성되고, 상기 기판(1)은 상기 비능동면 상의 커버링 필름(3)에 의해 커버된다. 또한, MEMS 소자를 제조하는 방법에 설명되며, 상기 방법은 다음 단계들을 포함한다. 제1단계에서, 기판 웨이퍼(1) 상에 캐비티(2)가 생성되고, 상기 캐비티(2)는 능동면에 대해서는 폐쇄되고, 비능동면에 대해서는 개구부를 갖는다. 제2단계에서, 상기 기판 웨이퍼(1)의 비능동면에 커버링 필름(3)이 인가되고, 상기 커버링 필름(3)은 상기 기판 웨이퍼(1) 중 적어도 상기 캐비티들(2) 사이의 기판 웨이퍼(1) 영역에서 기판 웨이퍼(1)에 접착 본딩된다.
-
公开(公告)号：KR100373739B1
公开(公告)日：2003-02-26
申请号：KR1020010024607
申请日：2001-05-07
Applicant: 조동일
IPC: H01L21/027
CPC classification number: B81C1/00396 , B81B2203/0136 , B81C1/00595 , B81C2201/053
Abstract: The present invention, by improving the silicon surface/bulk micromachining technology using two steps of silicon etch mask patterning and four steps of silicon etching, fabricates a structure which has vertically offset electrodes and consequently fabricates an electrostatic vertical and torsional actuator using one single-crystalline silicon wafer. According to the method of the present invention, the problems of the prior art that used a number of silicon wafers and single/double SOI wafers, or combining of these wafers with additional deposited poly-crystalline silicon films, may be resolved.
Abstract translation: 本发明通过使用两个步骤的硅蚀刻掩模图案化和四个步骤的硅蚀刻改进硅表面/体微机械加工技术来制造具有垂直偏移电极并因此制造静电垂直和扭转致动器的结构，其中使用一个单晶 硅晶片。 根据本发明的方法，可以解决使用多个硅晶片和单/双SOI晶片或将这些晶片与附加沉积的多晶硅膜组合的现有技术的问题。
-
公开(公告)号：KR101906589B1
公开(公告)日：2018-10-11
申请号：KR1020110086839
申请日：2011-08-30
Applicant: 한국전자통신연구원
IPC: H02N2/18
CPC classification number: B81C1/00682 , B81B3/0051 , B81C1/0015 , B81C2201/0132 , B81C2201/053 , H01L41/094 , H01L41/1134 , H01L41/1136 , H01M6/40 , H01M10/052 , H01M10/0585 , H02N2/18 , H02N2/181 , H02N2/188 , H03H3/02 , H03H3/08 , Y02E60/122 , Y02P70/54 , Y10T29/42 , Y10T29/43
Abstract: 본발명은압전에너지하베스팅/저장장치및 그제조방법에관한것으로서, 상부일측에홈이형성되어있는기판; 일단이상기기판에고정되고, 타단이상기홈 상부에부양되어, 외부진동을전기에너지로변환하여저장하는압전 MEMS 캔틸레버; 및상기압전 MEMS 캔틸레버일단에형성되어, 진동을부가하는질량체를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR101561316B1
公开(公告)日：2015-10-16
申请号：KR1020107018704
申请日：2009-01-21
Applicant: 에프코스 아게
CPC classification number: B81C1/00896 , B81B7/0061 , B81B2201/0257 , B81C2201/053 , H04R2201/003
Abstract: 적어도하나의캐비티(2)가존재하는기판(1)을포함하는 MEMS 소자가설명된다. 상기캐비티(2)는상기기판(1)의능동면에대해서는폐쇄된다. 상기기판(1)의능동면의반대면에는비능동면이형성되고, 상기기판(1)은상기비능동면상의커버링필름(3)에의해커버된다. 또한, MEMS 소자를제조하는방법에설명되며, 상기방법은다음단계들을포함한다. 제1단계에서, 기판웨이퍼(1) 상에캐비티(2)가생성되고, 상기캐비티(2)는능동면에대해서는폐쇄되고, 비능동면에대해서는개구부를갖는다. 제2단계에서, 상기기판웨이퍼(1)의비능동면에커버링필름(3)이인가되고, 상기커버링필름(3)은상기기판웨이퍼(1) 중적어도상기캐비티들(2) 사이의기판웨이퍼(1) 영역에서기판웨이퍼(1)에접착본딩된다.
-
公开(公告)号：KR101027892B1
公开(公告)日：2011-04-07
申请号：KR1020080028284
申请日：2008-03-27
Applicant: 인더스트리얼 테크놀로지 리서치 인스티튜트
IPC: H01L23/58
CPC classification number: B81C1/00793 , B81B7/0054 , B81B2201/0292 , B81B2207/07 , B81C1/00182 , B81C2201/053 , H01L2224/0401 , H01L2224/05548 , H01L2224/13023 , H01L2924/1461 , H01L2924/00
Abstract: 웨이퍼 레벨 센싱 패키지 및 그 제조 공정이 설명된다. 그 공정은 센싱 영역과 패드를 갖는 센싱 칩을 갖는 웨이퍼를 구비하는 단계; 웨이퍼에 스트레스 완화층을 형성하는 단계; 스트레스 완화층에 포토레지스트층을 클래드하는 단계; 개구 영역과 센싱 영역을 노출함이 없이 패드 및 스트레스 완화층의 일부를 노출하도록 포토레지스트층을 패턴하는 단계; 포토레지스트층에 의해 노출된 스트레스 완화층의 부분에 재배선 패드의 도전성 금속층을 형성하는 단계; 포토레지스트층을 제거하는 단계; 스트레스 완화층과 도전성 금속층에 리클래딩 포토레지스트층을 형성하는 단계; 재분배 패드 영역 상부의 리클래딩 포토레지스트층에 홀을 형성하는 단계; 도전성 금속층에 전기적으로 연결하기 위해 홀에 도전성 범프를 형성하는 단계를 포함한다.
-
公开(公告)号：KR1020100061469A
公开(公告)日：2010-06-07
申请号：KR1020107005407
申请日：2008-07-24
Applicant: 로베르트 보쉬 게엠베하
CPC classification number: H01L21/78 , B81C1/00896 , B81C2201/053
Abstract: The present invention proposes a production method for chips in which as many method steps as possible are carried out in the wafer assemblage, that is to say in parallel for a multiplicity of chips arranged on a wafer. This concerns a method for producing a multiplicity of chips whose functionality is realized on the basis of the surface layer (2) of a substrate (1). In this method, the surface layer (2) is patterned and at least one cavity is produced below the surface layer (2) such that the individual chip regions (5) are interconnected and/or connected to the rest of the substrate (1) merely by means of suspension webs, and/or such that the individual chip regions (5) are connected to the substrate layer (4) below the cavity by means of supporting elements (7) in the region of the cavity. The suspension webs and/or supporting elements (7) are separated during singulation of the chips. According to the invention, the patterned and undercut surface layer (2) of the substrate (1) is embedded into a plastics composition (10) before the singulation of the chips.
Abstract translation: 本发明提出了一种芯片的制造方法，其中在晶片组合中进行尽可能多的方法步骤，也就是说，并行地布置在晶片上的多个芯片。 这涉及用于产生多个芯片的方法，该芯片的功能是在基板（1）的表面层（2）的基础上实现的。 在该方法中，图案化表面层（2），并且在表面层（2）下方产生至少一个空腔，使得各个芯片区域（5）互连和/或连接到基板（1）的其余部分， 和/或使单个芯片区域（5）通过在腔的区域中的支撑元件（7）连接到腔下方的基底层（4）。 悬挂腹板和/或支撑元件（7）在切屑分离期间被分离。 根据本发明，基片（1）的图案化和底切表面层（2）在切片之前嵌入塑料组合物（10）中。
-
公开(公告)号：KR100900517B1
公开(公告)日：2009-06-02
申请号：KR1020070097999
申请日：2007-09-28
Applicant: 후지쯔 가부시끼가이샤
Inventor： 후루이도시카즈
IPC: H01L21/301
CPC classification number: B81C1/00888 , B81C2201/053 , H01L21/78
Abstract: 본 발명은 다이싱시에 기판 표면을 보호하는 보호제의 잔류물이 보호제를 제거한 후에도 남지 않고, 다이싱시의 절삭 가루 등도 확실하게 제거할 수 있도록 하는 것을 목적으로 한다.
디바이스 소자를 제조하는 경우, 우선, 기판에 복수의 디바이스 소자를 형성한다(S1). 계속해서, 다이싱 전에 디바이스 소자가 형성된 기판의 적어도 표면에 휘발성 보호제를 도포한다(S2). 그 후, 다이싱에 의해 각 디바이스 소자를 분리한다(S3). 다이싱 공정 후, 휘발성 보호제의 표면을 세정한다(S4). 이 세정 공정 후, 휘발성 보호제를 증발시킨다(S5).-
公开(公告)号：KR1020080049607A
公开(公告)日：2008-06-04
申请号：KR1020070097999
申请日：2007-09-28
Applicant: 후지쯔 가부시끼가이샤
Inventor： 후루이도시카즈
IPC: H01L21/301
CPC classification number: B81C1/00888 , B81C2201/053 , H01L21/78
Abstract: A device manufacturing method and a dicing method are provided to increase a yield in a manufacturing process by preventing defects of a device. A device fabrication process is performed to form a plurality of devices in a substrate(S1). A coating process is performed to coat a volatile protective agent on a surface of the substrate(S2). A dicing process is performed to separate the devices from the substrate(S3). A cleaning process is performed to clean the surface of the volatile protective agent(S4). An evaporation process is performed to evaporate the volatile protective agent(S5). In the process for coating volatile protective agent, the volatile protective agent is coated on a dummy substrate. A backside of the substrate is loaded on the dummy substrate. The volatile protective agent is coated on the surface of the substrate.
Abstract translation: 提供了一种器件制造方法和切割方法，以通过防止器件的缺陷来提高制造工艺中的产量。 执行器件制造工艺以在衬底中形成多个器件（S1）。 进行涂布工艺以在基材的表面上涂覆挥发性保护剂（S2）。 执行切割处理以将装置与基板分离（S3）。 进行清洁处理以清洁挥发性保护剂的表面（S4）。 进行蒸发处理以蒸发挥发性保护剂（S5）。 在挥发性保护剂的涂布方法中，将挥发性保护剂涂布在虚拟基板上。 衬底的背面装载在虚拟衬底上。 挥发性保护剂涂覆在基材的表面上。
-
-
-
-
-
-
-
-
-
Search Results
571
records
(took 0.042 seconds)
