中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

1103 records (took 0.023 seconds)

    Système électronique à consommation statique réduite
    231.
    发明专利
    Système électronique à consommation statique réduite 未知

    公开(公告)号：FR3118217A1

    公开(公告)日：2022-06-24

    申请号：FR2013744

    申请日：2020-12-18

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BIENVENU PHILIPPE

    IPC: G06F1/32

    Abstract: Système électronique à consommation statique réduite La présente description concerne un système électronique (30) comprenant, électriquement en parallèle entre des premier et deuxième noeuds (A, C), au moins un premier circuit électronique (20) alimenté entre les premier et deuxième noeuds, un régulateur (16) d'une tension (VREG) entre le deuxième noeud et un troisième noeud (B), et un deuxième circuit électronique (18) entre les deuxième et troisième noeuds (C). Figure pour l'abrégé : Fig. 2

    Dispositif pour l'enrôlement d'une carte à microcircuit
    232.
    发明专利
    Dispositif pour l'enrôlement d'une carte à microcircuit 未知

    公开(公告)号：FR3116138A1

    公开(公告)日：2022-05-13

    申请号：FR2011618

    申请日：2020-11-12

    Applicant: ST MICROELECTRONICS ROUSSET ,  STMICROELECTRONICS GRAND OUEST SAS

    Inventor： GOUABAU FREDERIC ,  ROUY OLIVIER

    IPC: G06K19/07 ,  G06K7/06

    Abstract: Dispositif pour l'enrôlement d'une carte à microcircuit La présente description concerne un connecteur (5) d'une carte à microcircuit (1), comprenant : un premier contact (501) connecté à un premier noeud (400) à une tension d'alimentation (Vcc), et configuré pour contacter une première zone de contact (C1) de la carte destinée à recevoir la tension d'alimentation, un deuxième contact (505) connecté à un deuxième noeud (402) à une tension de référence (Gnd), et configuré pour contacter une deuxième zone de contact (C5) de la carte destinée à recevoir la tension de référence, et un troisième contact (507) configuré pour contacter une sortie trois état (C7) de la carte ;une diode électroluminescente (LED1) ayant une anode reliée au troisième contact et une cathode reliée au deuxième noeud ; et une diode électroluminescente (LED2) ayant une cathode reliée au troisième contact et une anode reliée au premier noeud. Figure pour l'abrégé : Fig. 2

    Elément sécurisé
    233.
    发明专利
    Elément sécurisé 未知

    公开(公告)号：FR3115621A1

    公开(公告)日：2022-04-29

    申请号：FR2010973

    申请日：2020-10-27

    Applicant: ST MICROELECTRONICS ROUSSET ,  PROTON WORLD INT NV

    Inventor： VAN NIEUWENHUYZE OLIVIER ,  CHARLES ALEXANDRE

    IPC: G06F9/44 ,  G06F12/00 ,  G06F21/60

    Abstract: Elément sécurisé La présente description concerne un élément sécurisé et un procédé de communication, adaptés à mettre en oeuvre au moins une première application (231, 232, 233), et comprenant un circuit adapté à : enregistrer des informations de routage et une liste et des paramètres de protocoles de communication compatibles avec ladite première application (231, 232, 233) ; vérifier la compatibilité d'un premier protocole de communication utilisé par des premiers messages destinés à ladite première application (231, 232, 233) avec les protocoles de ladite liste ; convertir lesdits premiers messages en des deuxièmes messages utilisant un deuxième protocole de communication si le premier protocole n'est pas compatible avec au moins un des protocoles de ladite liste ; et aiguiller lesdits deuxièmes messages vers ladite première application en utilisant les informations de routage de ladite première application (231, 232, 233). Figure pour l'abrégé : Fig. 4

    Circuit de commande de transistors
    235.
    发明专利
    Circuit de commande de transistors 未知

    公开(公告)号：FR3094853B1

    公开(公告)日：2022-03-11

    申请号：FR1903689

    申请日：2019-04-05

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BIENVENU PHILIPPE

    IPC: H03K17/14

    Abstract: Circuit de commande de transistors La présente description concerne un procédé comprenant la commande simultanée de plusieurs transistors (T1, T2) par un même premier signal (S1), et la commande dissociée desdits transistors par des deuxièmes signaux (S21, S22) distincts répétés en créneaux. La présente description concerne également un circuit configuré pour mettre en oeuvre un tel procédé. Figure pour l'abrégé : Fig. 1

    Procédé et dispositif de détection de la présence éventuelle d’au moins un motif numérique au sein d’un signal
    236.
    发明专利
    Procédé et dispositif de détection de la présence éventuelle d’au moins un motif numérique au sein d’un signal 未知

    公开(公告)号：FR3108008B1

    公开(公告)日：2022-02-11

    申请号：FR2002311

    申请日：2020-03-09

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： BOUVET YOANN

    IPC: H04L7/08 ,  G06F7/20 ,  G06F12/00 ,  H04W84/08

    Abstract: On utilise autant de moyens de mémoire adressables circulairement (MMA, MMB, MMC) qu’il y a de motifs numériques modulants possibles et ayant des tailles respectives correspondant à celles des motifs. Ces tailles sont premières entre elles. On adresse ces moyens de mémoire, de façon circulaire, au rythme d’un signal de cadencement ayant la fréquence de modulation. On extrait au rythme de ce signal de cadencement des valeurs indicatives de l’intensité du signal (VRSSIk). On stocke chaque valeur extraite en parallèle dans les emplacements mémoire adressés des moyens de mémoire, en cumulant cette valeur avec le contenu de l’emplacement mémoire correspondant, et on répète ces opérations pendant une durée d’acquisition bien supérieure à la durée nécessaire pour adresser en totalité le moyen de mémoire le plus grand. Une analyse des contenus des emplacements-mémoire des moyens de mémoire permet de détecter la présence éventuelle d’un motif au sein du signal. Figure pour l’abrégé : Fig 2

    Extraction et insertion de mots binaires
    238.
    发明专利
    Extraction et insertion de mots binaires 未知

    公开(公告)号：FR3101981B1

    公开(公告)日：2021-11-12

    申请号：FR1911349

    申请日：2019-10-11

    Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ROUSSET

    Inventor： PEYRARD RENE ,  ROMAIN FABRICE

    IPC: G06F21/72 ,  G06F9/30 ,  G06F15/00 ,  G06F21/64 ,  H04L9/00

    Abstract: Extraction et insertion de mots binaires La présente description concerne un procédé de traitement de données binaires masquées, mis en oeuvre par un dispositif adapté à effectuer des calculs sur des données binaires (10), comprenant une opération d'extraction et d'insertion d'une première partie (B1_M) d'une première donnée binaire masquée (B_M) dans une deuxième donnée binaire masquée (Z_M), dans laquelle les première et deuxième données binaires masquées restent masquées pendant tout le traitement. Figure pour l'abrégé : Fig. 2

    PROCÉDÉ D’IMPLÉMENTATION D’UN RÉSEAU DE NEURONES ARTIFICIELS DANS UN CIRCUIT INTÉGRÉ
    239.
    发明专利
    PROCÉDÉ D’IMPLÉMENTATION D’UN RÉSEAU DE NEURONES ARTIFICIELS DANS UN CIRCUIT INTÉGRÉ 未知

    公开(公告)号：FR3109651A1

    公开(公告)日：2021-10-29

    申请号：FR2004070

    申请日：2020-04-23

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FOLLIOT LAURENT ,  DEMAJ PIERRE

    IPC: G06N3/06

    Abstract: Il est proposé un procédé d’implémentation d’un réseau de neurones artificiel dans un circuit intégré, procédé comprenant : - une obtention (10) d’un fichier numérique initial représentatif d’un réseau de neurones configuré selon au moins un format de représentation de données, puis - a)une détection d’au moins un format de représentation d’au moins une partie des données dudit réseau de neurones, puis - b)une conversion (C1, C2, C3, C4) d’au moins un format de représentation détecté vers un format de représentation prédéfini de façon à obtenir un fichier numérique modifié représentatif du réseau de neurones, puis - c) une intégration (21) dudit fichier numérique modifié dans une mémoire du circuit intégré. Figure pour l’abrégé : Figure 1

Patent Agency Ranking