公开(公告)号：US5926378A

公开(公告)日：1999-07-20

申请号：US536907

申请日：1995-09-29

Applicant: John R. DeWitt ,  Jay Henry Neer

Inventor： John R. DeWitt ,  Jay Henry Neer

IPC: G06F13/40 ,  H05K1/14 ,  H05K3/36 ,  H05K7/14 ,  G06F13/42 ,  H01R9/09 ,  H01R23/70

CPC classification number: G06F13/409 ,  H05K1/14 ,  H05K7/1445 ,  H05K7/1459 ,  H05K1/141 ,  H05K2201/045 ,  H05K2201/10189 ,  H05K3/366

Abstract: A low-profile computer assembly having a universal footprint on a riser card for mounting peripheral card connectors on the riser card is provided. The peripheral card connectors can be of the edge-card type and can be mounted in pairs, back-to-back, with each connector of the pair extending uniaxially and perpendicularly from opposing sides of a riser card. The two opposing universal footprints on which such a pair of peripheral card connectors are mounted can support a first peripheral card connector having a first bus form factor for a first peripheral bus conforming to a first bus protocol specification and a second, paired peripheral card connector having a second, different bus form factor for a second peripheral bus conforming to a second, different bus protocol specification.

Abstract translation: 提供了一种具有在转接卡上用于将外围卡连接器安装在转接卡上的通用占位面积的低调计算机组件。 外围卡连接器可以是边缘卡类型，并且可以成对地背对背地安装，每对连接器从提升卡的相对侧单向和垂直延伸。 安装这样的一对外围卡连接器的两个相对的通用足迹可以支撑具有第一总线形状因数的第一外围卡连接器，用于符合第一总线协议规范的第一外围总线和具有第二外围卡连接器的第二配对外围卡连接器， 第二种不同的总线形式，用于符合第二种不同总线协议规范的第二外设总线。

公开(公告)号：US5377081A

公开(公告)日：1994-12-27

申请号：US956063

申请日：1992-10-02

Applicant: Tatsuo Bizen ,  Atsushi Inoue ,  You Funada ,  Masao Uno ,  Toshio Hata ,  Kouichi Kongo

Inventor： Tatsuo Bizen ,  Atsushi Inoue ,  You Funada ,  Masao Uno ,  Toshio Hata ,  Kouichi Kongo

IPC: H01L23/00 ,  H01L25/16 ,  H05K1/00 ,  H05K1/14 ,  H05K3/34 ,  H05K3/36 ,  H05K5/00 ,  H05K9/00

CPC classification number: H05K1/141 ,  H01L25/165 ,  H05K5/0091 ,  H05K9/0007 ,  H01L2924/0002 ,  H05K1/0284 ,  H05K2201/045 ,  H05K2201/0999 ,  H05K2201/10371 ,  H05K3/3405 ,  H05K3/3442 ,  H05K3/366 ,  H05K3/368

Abstract: The size precision of a surface mountable electronic part is improved and a production thereof is simplified. The surface mountable electronic part is constructed such that a circuit substrate is housed in a shield case of which an end side is open, and the shield case is a resin case having a shield film. A connection pattern is formed on the inner surface of the case, with one end of the connection pattern being disposed so as to correspond to an external connection land of the circuit substrate, and with the other end of the connection pattern extending to the open end of the case.

Abstract translation: 表面安装电子部件的尺寸精度得到改善并且其生产简化。 可表面安装的电子部件被构造成使得电路基板容纳在端侧敞开的屏蔽壳体中，并且屏蔽壳体是具有屏蔽膜的树脂壳体。 连接图案形成在壳体的内表面上，连接图案的一端设置成与电路基板的外部连接台相对应，连接图案的另一端延伸到开口端 的情况。

公开(公告)号：US4998180A

公开(公告)日：1991-03-05

申请号：US355487

申请日：1989-05-23

Applicant: Scott C. McAuliffe ,  Byron D. Coleman

Inventor： Scott C. McAuliffe ,  Byron D. Coleman

IPC: G06F13/40 ,  H05K1/02 ,  H05K1/14 ,  H05K3/30 ,  H05K3/36 ,  H05K7/14

CPC classification number: H05K7/1451 ,  G06F13/409 ,  H05K1/141 ,  H05K1/0272 ,  H05K2201/045 ,  H05K2201/09063 ,  H05K2201/10409 ,  H05K2201/10515 ,  H05K2201/10606 ,  H05K2201/10689 ,  H05K2201/2036 ,  H05K2203/1572 ,  H05K3/301 ,  H05K3/366 ,  H05K3/368

Abstract: A bus device, such as a memory board, is provided with a mother board and a daughter board mount at a predetermined distance above the surface of the mother board. The daughter board has integrated circuit components, such a memory chips, mounted on both of its sides. Means are provided for connecting the wires on the daughter board with those of the mother board and for connecting the wires on the mother board with the conductors of a system bus. In the preferred embodiment of the invention the distance at which the daughter board is mounted above the surface of the mother board is less than twice the maximum thickness of the electronic components mounted on the side of the memory board facing the mother board. The portion of the mother board under these components contains no electronic components itself. Instead, that portion of the mother board contains at least one ventilation opening to ventilate the components on the side of the daughter board that faces the mother board. The preferred embodiment allows two layers of chips to be mounted in a computer slot in which the maximum permissible extent to which components may stick out from the back of a bus device is too small to allow chips to be mounted on the back of the mother board.

Abstract translation: 诸如存储器板的总线装置在母板表面上方预定距离处设置有母板和子板安装座。 子板具有安装在其两侧的集成电路组件，如存储器芯片。 提供了用于将子板上的电线与母板的电线连接并且用于将母板上的电线与系统总线的导体连接的装置。 在本发明的优选实施例中，子板安装在母板表面之上的距离小于安装在面向母板的存储器板一侧的电子部件的最大厚度的两倍。 这些部件下的母板部分不含电子部件。 相反，母板的该部分包含至少一个通风口，以便使母板侧面上的部件通风。 优选实施例允许两层芯片安装在计算机插槽中，其中组件可能从总线设备的背面伸出的最大允许范围太小以至于不能将芯片安装在母板的背面 。

公开(公告)号：KR100989298B1

公开(公告)日：2010-10-22

申请号：KR1020077028729

申请日：2007-02-01

Applicant: 이비덴 가부시키가이샤

Inventor： 요코마쿠도시히코

IPC: H05K3/46 ,  H05K3/34

CPC classification number: H05K3/3463 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/16251 ,  H05K1/0262 ,  H05K1/141 ,  H05K3/341 ,  H05K3/3415 ,  H05K3/3457 ,  H05K3/4602 ,  H05K2201/045 ,  H05K2201/10189 ,  H05K2201/10318 ,  H05K2201/10424 ,  H05K2201/10674 ,  H05K2203/1572 ,  Y02P70/613 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49147 ,  Y10T29/49149 ,  H01L2224/05599

Abstract: 부품 실장이 용이하고, 작업 능률이 우수하거나 혹은 재가공이 용이한 다층 프린트 배선판 및 그 실장 방법을 제공하는 것. 표면측 및 이면측의 양방 또는 편방에 전자 부품 등 실장용의 복수개의 땜납 범프가 형성된 다층 프린트 배선판의 부품 실장 방법으로서, 상기 땜납 범프는 각각, 제 1 땜납, 제 2 땜납 및 제 3 땜납 중 어느 하나로 형성되고, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 융점은 온도가 높은 것부터, 제 1 땜납, 제 2 땜납 및 제 3 땜납의 순서로 되어 있을 때, 융점 온도가 높은 것부터 순서대로 전자 부품 등을 납땜한다. 또한, 이 때, 땜납 범프의 체적이 큰 것을 먼저 납땜하는 것이 바람직하다.
땜납 범프, 융점, 표면 실장 부품, 플립 칩 부품, 비플립 칩 부품

公开(公告)号：KR100901985B1

公开(公告)日：2009-06-08

申请号：KR1020087014059

申请日：2006-10-05

Applicant: 가부시키가이샤 무라타 세이사쿠쇼

Inventor： 노무라마사토 ,  이에키츠토무

IPC: H01L23/02 ,  H01L23/50

CPC classification number: H05K1/141 ,  H01L23/552 ,  H01L2224/16225 ,  H01L2924/19105 ,  H05K1/0218 ,  H05K1/144 ,  H05K1/181 ,  H05K1/183 ,  H05K3/20 ,  H05K3/284 ,  H05K3/3442 ,  H05K2201/045

Abstract: 비용 저감이 가능하며, 수율 향상을 달성할 수 있는 부품 내장 모듈을 제공한다.
부품 내장 모듈(A)은 상면에 제1의 배선(2)을 갖는 모듈 기판(1)과, 모듈 기판의 제1의 배선상에 실장된 제1의 회로부품(7)과, 제1의 회로부품이 실장된 부위 이외의 모듈 기판의 제1의 배선상에 실장되며, 모듈 기판보다 소면적의 서브모듈 기판(10)과, 서브모듈 기판의 상면의 제2의 배선(11)에 실장된 제2의 회로부품(15)과, 모듈 기판의 상면 전면에, 제1의 회로부품, 제2의 회로부품 및 서브모듈 기판을 둘러싸도록 형성된 절연 수지층(20)을 구비한다. 서브모듈 기판(10)으로서 모듈 기판(1)보다 배선 정밀도가 높은 기판을 사용함으로써, 서브모듈 기판상에 집적회로소자(15a)를 탑재할 수 있으며, 신뢰성이 높고 저렴한 부품 내장 모듈을 얻는다.
부품 내장 모듈, 모듈 기판, 서브모듈 기판, 절연 수지층, 배선, 집적회로소자

公开(公告)号：KR1020080036848A

公开(公告)日：2008-04-29

申请号：KR1020060103632

申请日：2006-10-24

Applicant: 삼성전자주식회사

Inventor： 김우섭

IPC: H01L23/12 ,  H01L23/02

CPC classification number: G01R31/31905 ,  G01R1/0483 ,  G01R31/318505 ,  H01L2224/16225 ,  H01L2224/73253 ,  H05K1/141 ,  H05K1/145 ,  H05K2201/045 ,  H05K2201/10734

Abstract: A stack-type semiconductor package socket and a stack-type semiconductor package test system are provided to easily detect inferior packages by providing environment similar to a stacked condition without stacking an individual package of the stack-type semiconductor package. A package connecting unit(170) is connected to plural leads(113,114,123,124) of a bottom package of a stack-type semiconductor package. A package coupling unit(180) connects plural pads(115,116,125,126) of every odd package to the plural leads of every even package. A lower case fixes the package connecting unit. An upper case fixes the package coupling unit. The package connecting units has plural first lead connecting terminals(171) and plural first pad connecting terminals(172). The first lead connecting terminals are electrically connected to the plural leads of every odd package. The first pad connecting terminals are electrically connected to the plural pads of every even package.

Abstract translation: 提供堆叠式半导体封装插座和堆叠式半导体封装测试系统，以便通过提供类似堆叠状态的环境来容易地检测劣质封装，而不堆叠堆叠型半导体封装的单个封装。 封装连接单元（170）连接到堆叠型半导体封装的底部封装的多个引线（113,114,123,124）。 封装耦合单元（180）将每个奇数封装的多个焊盘（115,116,125,126）连接到每个偶数封装的多个引线。 小盒固定包装连接单元。 上壳体固定封装耦合单元。 封装连接单元具有多个第一引线连接端子（171）和多个第一焊盘连接端子（172）。 第一引线连接端子与每个奇数封装的多个引线电连接。 第一焊盘连接端子电连接到每个偶数封装的多个焊盘。

公开(公告)号：KR100733745B1

公开(公告)日：2007-06-29

申请号：KR1020050048074

申请日：2005-06-04

Applicant: 르네사스 일렉트로닉스 가부시키가이샤

Inventor： 사에키다카노리

IPC: G06F12/00 ,  G11C11/407

CPC classification number: G11C5/066 ,  G06F13/1684 ,  G11C5/04 ,  H05K1/14 ,  H05K1/141 ,  H05K3/366 ,  H05K2201/045 ,  H05K2201/10159 ,  Y02D10/14

Abstract: (과제) 대용량화, 고속화에 대한 대응을 용이하게 하는 메모리 모듈의 제공.
(해결수단) 각각이 복수의 DRAM 장치 (11) 를 탑재한 제 1 모듈 기판 (10
1 ∼10
8 ) 을 가지고, 제 1 모듈 (10
1 ∼10
8 ) 을 탑재하고, 상기 복수의 제 1 모듈에 각각 접속되는 신호선군이 병설되고, 상기 제 1 모듈과 상기 병설된 신호선군을 통해서 각각 접속되고, 신호선군의 총 개수보다도 적은 개수의 신호선으로 변환하여 출력하는 제어용 LSI (50) 를 탑재한 제 2 모듈 기판 (20) 을 구비하며, 제 2 모듈 기판 (20) 이 마더보드 (40) 에 탑재된다.
메모리 모듈, DIMM

公开(公告)号：KR100724030B1

公开(公告)日：2007-06-04

申请号：KR1020030065903

申请日：2003-09-23

Applicant: 가부시키가이샤 히타치세이사쿠쇼

Inventor： 소가다사오 ,  하따하나에 ,  나까쯔까데쯔야 ,  미우라가즈마 ,  네기시미끼오 ,  나까지마히로까즈 ,  엔도쯔네오

IPC: B23K35/26

CPC classification number: H01L24/13 ,  B32B15/01 ,  C22C5/02 ,  C22C9/02 ,  C22C11/06 ,  C22C13/00 ,  H01L21/50 ,  H01L21/56 ,  H01L21/563 ,  H01L23/10 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/4924 ,  H01L23/49513 ,  H01L24/11 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/97 ,  H01L25/16 ,  H01L2224/0401 ,  H01L2224/06102 ,  H01L2224/11334 ,  H01L2224/1134 ,  H01L2224/1147 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16235 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/2919 ,  H01L2224/29294 ,  H01L2224/29298 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/49171 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/81024 ,  H01L2224/81054 ,  H01L2224/81203 ,  H01L2224/81205 ,  H01L2224/8121 ,  H01L2224/81409 ,  H01L2224/81815 ,  H01L2224/8319 ,  H01L2224/83801 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01051 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/01088 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/0133 ,  H01L2924/0134 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/1517 ,  H01L2924/15311 ,  H01L2924/15738 ,  H01L2924/1576 ,  H01L2924/15787 ,  H01L2924/16152 ,  H01L2924/16315 ,  H01L2924/166 ,  H01L2924/181 ,  H01L2924/18301 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H05K1/141 ,  H05K3/3463 ,  H05K3/3484 ,  H05K2201/0215 ,  H05K2201/045 ,  H05K2201/09572 ,  H05K2201/10636 ,  Y02P70/611 ,  H01L2924/00014 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2924/01031 ,  H01L2924/01026 ,  H01L2924/3512 ,  H01L2924/00015 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2224/83205

Abstract: 반도체 장치와 기판의 접속부가 Cu 등의 금속 볼과 금속 볼과 Sn과의 화합물로 이루어지며, 금속 볼은 화합물에 의해 연결되어 있다.
반도체 장치, 전자 기기, 페이스트, 땜납 볼, 중계 기판

Abstract translation: 半导体器件与衬底之间的连接部分由诸如Cu的金属球以及金属球与Sn的化合物制成，并且金属球通过化合物连接。

公开(公告)号：KR1020070047723A

公开(公告)日：2007-05-07

申请号：KR1020060107865

申请日：2006-11-02

Applicant: 소니 주식회사

Inventor： 스케가와순이치 ,  세키노다케오 ,  시게나미겐이치 ,  도이신이치 ,  시미즈다쓰오

IPC: H01L25/00 ,  H01L23/12 ,  H04B1/40

CPC classification number: H05K1/141 ,  H01L25/0652 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2924/01019 ,  H01L2924/01037 ,  H01L2924/19107 ,  H05K1/0243 ,  H05K1/144 ,  H05K3/284 ,  H05K2201/045 ,  H05K2201/10098 ,  H05K2201/10515 ,  H05K2201/10674

Abstract: 다른 통신용 반도체 칩과 무선 통신을 수행하는 통신용 반도체 칩을 제공한다. 반도체 칩은 통신 모듈과 제어부를 포함한다. 통신 모듈은 다른 통신용 반도체 칩과 무선 통신을 수행하며, 데이터를 수신하기 위한 수신 회로를 포함한다. 제어부는 기준 전위를 수신 회로에 공급하고, 이 공급된 기준 전위에 대해 교정을 수행한다.

公开(公告)号：KR1020160005659A

公开(公告)日：2016-01-15

申请号：KR1020150096157

申请日：2015-07-06

Applicant: 인피니언 테크놀로지스 오스트리아 아게

Inventor： 로버츠앤드류 ,  스탠딩마틴

IPC: H01L25/07 ,  H01L25/065 ,  H01L23/13 ,  H01L23/48

CPC classification number: H05K1/186 ,  H01L21/288 ,  H01L21/76802 ,  H01L21/76898 ,  H01L23/13 ,  H01L23/481 ,  H01L23/49833 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/25 ,  H01L24/32 ,  H01L24/82 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/06181 ,  H01L2224/24137 ,  H01L2224/2518 ,  H01L2224/32146 ,  H01L2224/97 ,  H01L2225/06541 ,  H01L2924/1304 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/1426 ,  H01L2924/1427 ,  H01L2924/1431 ,  H05K1/0262 ,  H05K1/113 ,  H05K1/141 ,  H05K1/185 ,  H05K13/04 ,  H05K2201/041 ,  H05K2201/045 ,  H05K2201/049 ,  H05K2201/1003 ,  H05K2201/10166 ,  H01L2924/00 ,  H01L2224/82

Abstract: 어셈블리는제 1 적층전자컴포넌트및 제 2 적층전자컴포넌트를포함한다. 제 1 적층전자컴포넌트는제 1 유전체층과, 제 1 유전체층에매립되는적어도하나의제 1 반도체다이와, 제 1 전도성비아를포함하는적어도하나의제 1 접촉패드를포함한다. 제 2 적층전자컴포넌트는제 2 유전체층과, 제 2 유전체층에매립되는적어도하나의제 2 반도체다이와, 제 2 전도성비아를포함하는적어도하나의제 2 접촉패드를포함한다. 제 1 전도성비아는공통전도층에의해제 2 전도성비아에전기적으로결합된다.

Abstract translation: 组件包括第一层压电子部件和第二层压电子部件。 第一层压电子部件包括：第一介电层; 至少一个第一半导体管芯嵌入在所述第一介电层中; 以及包括第一导电通孔的至少一个第一接触焊盘。 第二层压电子部件包括：第二电介质层; 至少一个第二半导体管芯嵌入在所述第二介电层中; 以及包括第二导电通孔的至少一个第二接触焊盘。 第一导电通孔由公共导电层电耦合到第二导电通孔。