公开(公告)号：CN109792847A

公开(公告)日：2019-05-21

申请号：CN201780061116.8

申请日：2017-10-13

Applicant: 黑拉有限责任两合公司

Inventor： R·斯坦茨曼

IPC: H05K3/46

CPC classification number: H05K3/4038 ,  H05K1/09 ,  H05K1/115 ,  H05K1/144 ,  H05K3/0047 ,  H05K3/0094 ,  H05K3/36 ,  H05K3/429 ,  H05K3/4623 ,  H05K2201/041 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2203/061

Abstract: 本发明涉及一种电路板(1)，包括多个导电的层(2)，所述导电的层由不导电的层(3)彼此分开，其中，设置至少一个导电的外层(4)和多个导电的中间层(5)，其中，至少一个导电的穿过触点接通部(6)设置在导电的外层(4)和导电的中间层(5)之间，其中，电路板(1)包括至少一个第一多层部分电路板(9)和第二多层部分电路板(10)，其中，第一多层部分电路板(9)由多个导电的层(2)和多个不导电的层(3)形成并且第二多层部分电路板(10)具有至少一个导电的层(2)和至少一个不导电的层(3)，其中，多层部分电路板(9、10)相互连接，其中，导电的穿过触点接通部(6)构成在多层部分电路板(9)之一的第一导电的外层(12)和第二导电的外层(13)之间。本发明也涉及一种用于制造电路板的方法。

公开(公告)号：CN106797080B

公开(公告)日：2019-05-21

申请号：CN201580055238.7

申请日：2015-10-27

Applicant: 迪睿合株式会社

Inventor： 阿久津恭志

IPC: H01R11/01 ,  H01B5/16 ,  H05K3/32

CPC classification number: H01L24/29 ,  B32B37/12 ,  B32B2307/202 ,  G06F17/5045 ,  G06F17/5068 ,  H01B1/22 ,  H01L23/4985 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/2929 ,  H01L2224/29298 ,  H01L2224/293 ,  H01L2224/29387 ,  H01L2224/29499 ,  H01L2224/32225 ,  H01L2224/83101 ,  H01L2924/14 ,  H01R13/2414 ,  H05K1/028 ,  H05K1/111 ,  H05K1/144 ,  H05K3/32 ,  H05K2201/0209 ,  H05K2201/0215 ,  H05K2201/0266 ,  H05K2201/041

Abstract: 本发明提供一种各向异性导电膜，其是包含绝缘粘接剂层(10)和以格子状配置于该绝缘粘接剂层的导电粒子(P)的各向异性导电膜(1A)。关于基准导电粒子(P0)、最接近于基准导电粒子(P0)的第一导电粒子(P1)、以及第二导电粒子(P2)，该第二导电粒子(P2)是与第一导电粒子(P1)同等地或次于第一导电粒子(P1)地接近于基准导电粒子(P0)的导电粒子、且不存在于包含基准导电粒子(P0)和第一导电粒子(P1)的格子轴上，基准导电粒子(P0)在各向异性导电膜的长边方向上的投影像(q1)与第一导电粒子(P1)或第二导电粒子(P2)重叠，基准导电粒子(P)在各向异性导电膜的短边方向上的投影像(q2)与第二导电粒子(P2)或第一导电粒子(P1)重叠。它们的重叠宽度(W1)、重叠宽度(W2)中的至少一方小于导电粒子(P)的粒径(D)的1倍。

公开(公告)号：CN104798450B

公开(公告)日：2018-06-19

申请号：CN201380062080.7

申请日：2013-06-13

Applicant: 英特尔公司

Inventor： H.V.林 ,  L.V.多安

IPC: H05K1/14

CPC classification number: H05K1/141 ,  G06F21/86 ,  G11C5/04 ,  H05K1/117 ,  H05K3/368 ,  H05K2201/041 ,  H05K2201/10098 ,  H05K2201/10159 ,  H05K2201/10409

Abstract: 本发明的实施例描述了一种具有从存储器模块的存储器芯片/设备的通道接收信号数据的存储器总线的母板PCB。通信耦合到存储器总线的电气接触件将PCB牢固地耦合到存储器模块的存储器芯片/设备。本发明的实施例还包括一种接收外壳，其包括所述电气接触件并且具有小于或等于存储器模块的高度的高度。本发明的实施例还描述了一种存储器模块，具有存储器卡外壳、包括在外壳中的第一和第二多个存储器芯片/设备和用于分别将第一和第二多个存储器芯片/设备耦合到PCB的第一和第二多个存储器模块电气I/O端子。在本发明的实施例中，以上描述的第一和第二多个电气I/O连接器布置在外壳的不同侧上。

公开(公告)号：CN107664884A

公开(公告)日：2018-02-06

申请号：CN201710637392.6

申请日：2017-07-28

Applicant: 株式会社日本显示器

Inventor： 大泽修一 ,  今关佳克 ,  上条阳一 ,  渡边义弘

IPC: G02F1/1345 ,  G02F1/1333

CPC classification number: H05K1/144 ,  G02F1/13306 ,  G02F1/133305 ,  G02F1/13338 ,  G02F1/1339 ,  G02F1/136227 ,  G02F2001/133388 ,  H05K1/115 ,  H05K3/002 ,  H05K3/0026 ,  H05K3/366 ,  H05K3/4038 ,  H05K2201/041 ,  H05K2201/09036 ,  H05K2201/09827 ,  H05K2201/10136 ,  H05K2203/107 ,  G02F1/1345 ,  G02F1/1333

Abstract: 根据本实施方式，提供电子设备及其制造方法，该电子设备具备：第一基板(SUB1)，具备第一基体(10)以及第一导电层(L1)；第二基板(SUB2)，具备与第一导电层(L1)分开设置的第二基体(20)以及第二导电层(L2)，第二基体(20)具有与第一导电层(L1)相对的第一主面(20A)以及第一主面(20A)相反侧的第二主面(20B)，第二导电层(L2)设在第二主面(20B)，第二基板(SUB2)具有贯通第二基体(20)的第一孔(VA)；以及连接材料(C)，通过第一孔(VA)将第一导电层(L1)以及第二导电层(L2)电连接，第一孔(VA)是漏斗形状。

公开(公告)号：CN107135675A

公开(公告)日：2017-09-05

申请号：CN201680005331.1

申请日：2016-01-07

Applicant: 夏普株式会社

Inventor： 山口胜宽 ,  中田信宏 ,  增田幸则 ,  高原知树

IPC: H05K3/36 ,  H01L21/603

CPC classification number: H05K3/361 ,  G02F1/1303 ,  G02F1/13452 ,  H01L2224/73204 ,  H05K1/144 ,  H05K3/323 ,  H05K2201/041 ,  H05K2201/056 ,  H05K2201/10136

Abstract: 安装基板的制造装置，包含：第一FPC侧压接部51，通过对包含于阵列基板11B上排列的多个可挠性基板13中,配置在多个可挠性基板13排列方向的一端的可挠性基板13的一端侧安装部件的第一安装部件群31,一边加压一边加热，对阵列基板11B进行热压接；以及第二FPC侧压接部52，以与第一FPC侧压接部51在排列方向相邻的方式配置，通过对多个可挠性基板13中第一安装部件群31以外的全部的可挠性基板13的第二安装部件群32一边加压一边加热，对阵列基板11B进行热压接。

公开(公告)号：CN106537532A

公开(公告)日：2017-03-22

申请号：CN201580036843.X

申请日：2015-07-01

Applicant: 住友电工印刷电路株式会社

Inventor： 高地正彦 ,  下村哲也

IPC: H01F38/14 ,  H01F17/00 ,  H02J50/10

CPC classification number: H01F38/14 ,  H01F27/2804 ,  H01F27/365 ,  H01F2027/2809 ,  H02J7/025 ,  H02J50/12 ,  H05K1/115 ,  H05K1/144 ,  H05K1/148 ,  H05K1/165 ,  H05K3/4635 ,  H05K2201/041 ,  H05K2201/09227 ,  H05K2201/09536 ,  H05K2201/0959 ,  H05K2201/10098

Abstract: 根据本发明的实施例的印刷电路板交替地包括：包括作为主要成分的合成树脂的至少一个绝缘层；以及每个均具有电路图案的多个导电层。各个导电层中的多个电路图案构造为在平面图中形成螺旋图案。多个电路图案经由多个通孔连接以形成单个闭环，并且使得电流在整个螺旋图案中的方向为逆时针方向或者顺时针方向。优选地，一对导电层分层堆放在绝缘层的相对表面上。此外，螺旋图案包括：被布置在多行中的多个多行电路，以及将导电层之一的一个多行电路的端子连接至另一导电层中与所述一个多行电路相邻的多行电路的端子的桥接电路。

公开(公告)号：CN106256174A

公开(公告)日：2016-12-21

申请号：CN201580022309.3

申请日：2015-07-10

Applicant: 株式会社藤仓 ,  第一电子工业株式会社

Inventor： 石田悠起 ,  铃木雅幸 ,  浦井元德

IPC: H05K1/11 ,  H01R12/77 ,  H01R12/88 ,  H05K1/02

CPC classification number: H05K1/115 ,  H01R12/77 ,  H01R12/78 ,  H01R12/88 ,  H05K1/111 ,  H05K1/113 ,  H05K1/117 ,  H05K1/144 ,  H05K2201/041 ,  H05K2201/09036 ,  H05K2201/09063 ,  H05K2201/09409

Abstract: 一种印刷布线板，具备：与其他的连接器连接的多个焊盘(15、17)呈前后二列配置的第1基材(31)；形成有层叠于第1基材(31)且与前列的第1焊盘(15)连接的第1布线(9)、经由导通孔与后列的第2焊盘(17)连接的第2布线(11)的第2基材(32)；与连接器的卡合部卡止的被卡合部(28、29)；设置在与第1基材(31)和/或第2基材(32)的被卡合部(28、29)的连接方向(I)的前方侧的加强层(R1、R2)，各布线(9、11)分别具有沿着向连接器插入的插入方向形成为相同宽度的部分、以及设置在与各焊盘(15、17)对应的位置且在连接器的插入方向上宽度比相同宽度扩宽的扩宽部，该扩宽部包括：具有与第1焊盘(15)大致相同形状的第1扩宽部、以及具有与第2焊盘(17)大致相同形状的第2扩宽部。

公开(公告)号：CN105657968A

公开(公告)日：2016-06-08

申请号：CN201610050219.1

申请日：2016-01-26

Applicant: 上海磊跃自动化设备有限公司

Inventor： 陈建伟

IPC: H05K1/14

CPC classification number: H05K1/144 ,  H05K2201/041

Abstract: 本发明揭示了一种多层线路板的连接方法，设置一带有通孔的可首尾串接的连接件，其一端设有凸台，另一端凹设与凸台相匹配的限位台阶，凸台的下方设有与线路板上连接孔相匹配的环状卡接槽，组装时先用若干等高的连接件将其卡接槽卡接在同一块线路板的多个连接孔里，再将下层线路板所用连接件的凸台抵住上层线路板对应位置所用连接件的限位台阶，一层层组装之后，用螺栓穿过各首尾串接的连接件的通孔，再用螺母固定。本技术方案具有结构简单，占用空间小，使所述线路板之间的连接更加牢固、紧密、稳定和可靠，在使用过程中方便组装及拆卸并且能够降低成本，提高生产效率。

公开(公告)号：CN105188254A

公开(公告)日：2015-12-23

申请号：CN201510477125.8

申请日：2015-08-06

Applicant: 柏承科技(昆山)股份有限公司

Inventor： 萧金福

IPC: H05K1/02

CPC classification number: H05K1/0298 ,  H05K2201/041

Abstract: 本发明公开了一种HDI十层板迭构，包括第一基材单元、第二基材单元、第一胶片层、第五线路层、第二胶片层、第六线路层、第三胶片层、第七线路层、第四胶片层、第八线路层、第五胶片层、第九线路层、第六胶片层、第十线路层和第七胶片层，所述HDI十层板的总厚度为0.67±0.08㎜。本发明首次将台耀公司市售的TU-688材质的PP胶片应用到高阶HDI板结构中，并配合合理的胶片厚度和铜厚，通过三次压合成功生产出本发明的HDI十层板，成品板厚达到0.67±0.08㎜，在成功克服了压合缺胶、介厚值较大、涨缩异常、板厚、板翘等高阶HDI板制程中常见的异常现象的同时，可以将板厚控制在0.7㎜以下，符合现代电子产品越来越小、越来越轻便的趋势。

公开(公告)号：CN104810299A

公开(公告)日：2015-07-29

申请号：CN201510044116.X

申请日：2015-01-28

Applicant: 英飞凌科技奥地利有限公司

Inventor： M·斯坦丁

IPC: H01L21/60 ,  H01L23/488 ,  H05K3/34

CPC classification number: H01L25/0657 ,  B23K1/0016 ,  H01L24/19 ,  H01L24/20 ,  H01L24/82 ,  H01L25/165 ,  H01L2224/04105 ,  H01L2224/18 ,  H01L2224/24137 ,  H01L2224/2518 ,  H01L2224/73267 ,  H01L2924/0002 ,  H01L2924/13055 ,  H05K1/144 ,  H05K3/3426 ,  H05K3/3436 ,  H05K3/3484 ,  H05K2201/041 ,  H05K2201/10515 ,  H05K2203/1476 ,  Y02P70/613 ,  H01L2924/00 ,  H01L23/488

Abstract: 一种方法包括将焊膏涂覆至一部分电路板，布置第一电子部件的第一接触焊盘与该焊膏层邻近，该第一电子部件包括介电层、至少一个半导体裸片、至少一个第一接触焊盘和至少一个第二接触焊盘，该至少一个半导体裸片被埋置在该介电层中，该至少一个第一接触焊盘被电耦接至该半导体裸片并且被布置在该介电层的下侧面上，该至少一个第二接触焊盘被放置在介电层的上侧面上，以及使该焊膏熔化以产生熔化的焊料，熔化的焊料流至该第一电子部件的第一接触焊盘和第二接触焊盘中的至少一个焊盘之上。