-
公开(公告)号:CN1747154B
公开(公告)日:2012-05-09
申请号:CN200510102579.3
申请日:2005-09-12
Applicant: 株式会社东芝
IPC: H01L23/00 , H01L21/00 , H01L25/065
CPC classification number: H01L21/6835 , H01L21/76898
Abstract: 晶片支持板由紫外线可透过的玻璃或树脂形成为大致圆板状,其外径比要支持的半导体晶片的外径大。在晶片支持板上,与在半导体晶片上形成的多个贯通孔相对应地形成有多个开口。这些开口的开口面积比贯通孔的开口面积更宽广,即,开口直径更大。
-
公开(公告)号:CN101494232B
公开(公告)日:2012-01-11
申请号:CN200810128299.3
申请日:2008-07-04
Applicant: 株式会社东芝
IPC: H01L27/146 , H04N5/225 , G02B7/02
CPC classification number: H01L27/14618 , H01L24/24 , H01L27/1464 , H01L2224/13 , H01L2224/48091 , H01L2224/48465 , H01L2924/12043 , H04N5/2257 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了背照式固态图像拾取器件及使用该器件的相机模块,其包括在半导体衬底上提供并且其中布置有每一个均具有光电转换元件和场效应晶体管的多个像素的图像拾取像素区段,和用于该图像拾取像素区段的外围电路区段。驱动图像拾取像素区段中的场效应晶体管的互连层在半导体衬底的第一表面侧形成。光电转换元件的光接收表面位于半导体衬底的第二表面侧。该固态图像拾取器件包括从半导体衬底的第二表面侧暴露的第一端子,和电连接到第一端子并且可连接到半导体衬底第一表面侧的外部器件的第二端子。
-
公开(公告)号:CN101930986A
公开(公告)日:2010-12-29
申请号:CN201010213275.5
申请日:2010-06-22
Applicant: 株式会社东芝
IPC: H01L27/146 , H01L23/485 , H01L21/60
CPC classification number: H01L27/14618 , H01L21/76898 , H01L23/481 , H01L24/13 , H01L24/29 , H01L24/32 , H01L24/83 , H01L27/14625 , H01L27/14627 , H01L27/14685 , H01L2224/02372 , H01L2224/02381 , H01L2224/05001 , H01L2224/05008 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05181 , H01L2224/05548 , H01L2224/05569 , H01L2224/0558 , H01L2224/05647 , H01L2224/13022 , H01L2224/13099 , H01L2224/131 , H01L2224/83194 , H01L2224/9202 , H01L2924/0001 , H01L2924/01005 , H01L2924/01006 , H01L2924/01018 , H01L2924/01019 , H01L2924/01022 , H01L2924/01029 , H01L2924/01033 , H01L2924/01038 , H01L2924/0106 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01082 , H01L2924/014 , H01L2924/30105 , H01L2924/3025 , H01L2924/3512 , H01L2924/00 , H01L2924/00014
Abstract: 本发明提供一种半导体器件、摄像机模块及半导体器件的制造方法。半导体器件具备:半导体基板,在第1面上形成半导体元件;布线图形,形成于上述半导体基板的与上述第1面相反侧的第2面侧,至少在一部分包含接地线;贯通电极,从上述第1面到上述第2面贯通上述半导体基板,电连接上述半导体元件和上述布线图形;以及金属膜,形成于上述半导体基板的上述第2面与上述布线图形所延伸存在的面之间,与上述接地线电连接。
-
公开(公告)号:CN1248309C
公开(公告)日:2006-03-29
申请号:CN03103665.1
申请日:2003-02-19
Applicant: 株式会社东芝
IPC: H01L23/525 , H01L21/768 , H01L21/82
CPC classification number: H01L23/5258 , H01L23/53223 , H01L23/53238 , H01L2924/0002 , H01L2924/12044 , H01L2924/00
Abstract: 本发明提供了一种容易进行使熔丝配线断线的熔丝熔断,并且熔丝配线和其周边部的品质难以劣化的熔丝配线结构的半导体装置。Cu熔丝配线1,由熔丝用引出线5,以及设置在该引出线5更上方并与引出电气连接的熔丝主体部2构成,并被设置在Si基板3上。在如覆盖Cu熔丝配线1那样,层积设置作为绝缘膜的层间绝缘膜4以及Cu扩散防止膜7的同时,在熔丝主体部2的上方,形成为了容易进行熔丝熔断的凹部9。熔丝主体部2,被形成为比凹部的底部10的宽度以及长度还短,且长度在熔丝熔断用激光束的直径以上,并且被设置位于和底部10相对的区域的内侧。
-
公开(公告)号:CN1224102C
公开(公告)日:2005-10-19
申请号:CN02144069.7
申请日:2002-09-29
Applicant: 株式会社东芝
IPC: H01L25/065 , H01L23/00
CPC classification number: H01L25/0657 , H01L23/544 , H01L2223/5444 , H01L2224/16145 , H01L2225/06517 , H01L2225/06541 , H01L2225/06572 , H01L2225/06596
Abstract: 一种层叠了多层半导体集成电路芯片的层叠型半导体装置,各半导体集成电路芯片包括:保持被电气性写入的自己的识别信息的保持电路;在层叠了多层半导体集成电路芯片的状态下,在保持电路上设定自己的识别信息的识别信息设定电路;用于在保持电路上设定自己的识别信息才至少一个设定端子;其中,各半导体集成电路芯片对应的设定端子之间都共同连接。
-
公开(公告)号:CN1677705A
公开(公告)日:2005-10-05
申请号:CN200410078054.6
申请日:2004-09-20
Applicant: 株式会社东芝
Inventor: 松尾美惠
CPC classification number: B81C1/0023 , B81C1/00095 , G01L9/0019 , G01P15/0802 , G01P15/0922 , G01P15/18 , G01P2015/084 , H01L21/76898 , H01L37/02 , H01L41/1132 , H01L41/316 , H01L41/332 , H01L2224/16225 , H03H3/02 , H03H9/105 , H03H9/174
Abstract: 一种电子元件,包括半导体衬底,具有第一表面和与第一表面相反的第二表面,腔,从半导体衬底的第一表面穿透到第二表面,以及机电组件,具有可动部分,在半导体衬底的第一表面上形成机电组件以便将可动部分设置在腔上。该电子元件还包括导电塞,从半导体衬底的第一表面穿透到第二表面,并电连接到机电组件。
-
公开(公告)号:CN1199270C
公开(公告)日:2005-04-27
申请号:CN01140933.9
申请日:2001-09-27
Applicant: 株式会社东芝
IPC: H01L25/065
CPC classification number: H01L2224/16145
Abstract: 一种层叠型半导体器件,由分别包含半导体集成电路芯片且具有规格的多个半导体集成电路器件层叠而成,其中:在至少三个以上的半导体集成电路器件中,至少两个的除尺寸以外的上述规格的数值不同,且按除尺寸以外的上述规格的数值的大小的顺序进行层叠。
-
公开(公告)号:CN1156888C
公开(公告)日:2004-07-07
申请号:CN00133856.0
申请日:2000-08-31
Applicant: 株式会社东芝
CPC classification number: H01L27/10805 , B82Y20/00 , G02B6/122 , G02B6/1225 , G02B2006/12097 , H01L21/3247 , H01L21/7624 , H01L21/76283 , H01L21/76289 , H01L21/764 , H01L21/84 , H01L27/10894 , H01L27/10897 , H01L27/12 , H01L27/1203 , H01L29/0657 , H01L29/7842 , H01L29/78603 , H01L29/78639
Abstract: 在半导体衬底表面二维排列形成多个沟槽后,对半导体衬底实施热处理,将上述多个沟槽变为一个平板状空洞。
-
公开(公告)号:CN1469464A
公开(公告)日:2004-01-21
申请号:CN03141049.9
申请日:2003-06-17
Applicant: 株式会社东芝
Inventor: 松尾美惠
IPC: H01L23/52 , H01L23/48 , H01L21/768 , H01L21/28
CPC classification number: H01L24/05 , H01L23/53228 , H01L2224/02166 , H01L2224/05556 , H01L2224/05558 , H01L2224/05624 , H01L2924/01004 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01073 , H01L2924/01075 , H01L2924/01082 , H01L2924/04953 , H01L2924/13091 , H01L2924/00
Abstract: 本发明公开了一种半导体器件,包括:衬底;在所述衬底上形成预定图形的布线,并提供有用于外部连接的焊盘部分;形成在所述衬底上以覆盖所述布线的层间绝缘膜,并提供有接触所述布线的焊盘部分的接触孔;以及形成在所述层间绝缘膜上的帽盖层,借助形成在所述层间绝缘膜中的接触孔与所述布线的所述焊盘部分电连接;其中所述帽盖层的一个端部设置在所述接触孔,所述帽盖层由所述接触孔在与所述布线图形不同的方向中延伸。
-
公开(公告)号:CN1449016A
公开(公告)日:2003-10-15
申请号:CN03121469.X
申请日:2003-03-28
Applicant: 株式会社东芝
IPC: H01L21/768
CPC classification number: H01L21/76807 , H01L21/76813 , H01L2221/1031
Abstract: 按照本发明第一方面所述制造半导体器件的方法包括:形成一个第一光敏树脂固化层,该第一光敏树脂固化层包括在半导体基板上方的一个第一开口,在上述半导体基板上形成一个基础布线层,第一开口在基础布线层上方制成;在第一光敏树脂固化层上形成一个第二光敏树脂固化层,该第二光敏树脂固化层包括一个第二开口,第二开口的底部包括第一开口的开口顶部;及形成一个布线层以便填满第一和第二开口。
-
-
-
-
-
-
-
-
-