半导体器件的制造方法
    21.
    发明公开

    公开(公告)号:CN117790311A

    公开(公告)日:2024-03-29

    申请号:CN202311249308.5

    申请日:2023-09-26

    Abstract: 本发明涉及半导体器件的制造方法。本发明的课题在于提供可靠性及迁移率高的半导体器件。半导体器件包括:在基板之上将以铝作为主成分的第1金属氧化物膜成膜;在第1金属氧化物膜之上,在氧分压为3%以上5%以下的条件下,将无定形的氧化物半导体膜成膜;将氧化物半导体膜加工为图案状的氧化物半导体层;通过对图案状的氧化物半导体层进行第1加热处理,从而使氧化物半导体层结晶化;将经结晶化的氧化物半导体层作为掩模,对第1金属氧化物膜进行加工;在氧化物半导体层之上将栅极绝缘膜成膜;在栅极绝缘膜之上形成栅电极,其中,氧化物半导体膜的膜厚大于10nm且为30nm以下。

    半导体器件及显示装置
    24.
    发明公开

    公开(公告)号:CN119325278A

    公开(公告)日:2025-01-17

    申请号:CN202410810371.X

    申请日:2024-06-21

    Abstract: 本发明涉及半导体器件和显示装置。课题在于改善包括氧化物半导体的半导体器件的可靠性。半导体器件包括:第一绝缘层;所述第一绝缘层之上的具有多晶结构的氧化物半导体层;所述氧化物半导体层之上的栅极绝缘层;所述栅极绝缘层之上的栅极布线;和所述栅极布线之上的第二绝缘层,所述氧化物半导体层具有朝向第一方向排列的第一区域、第二区域及第三区域,所述第一区域与所述栅极绝缘层及所述栅极布线重叠,所述第三区域与所述第二绝缘层相接,从所述第二区域的上表面到所述第二绝缘层的上表面为止的距离比从所述第三区域的上表面到所述第二绝缘层的上表面为止的距离长。

    半导体装置
    25.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN119137750A

    公开(公告)日:2024-12-13

    申请号:CN202380038114.2

    申请日:2023-04-12

    Abstract: 本发明提供半导体装置(10),其包括绝缘表面之上的包含铝的氧化金属层(130)及氧化金属层之上的氧化物半导体层(140),氧化物半导体层包括:与氧化金属层相接的第一结晶区域(144);和与第一结晶区域相接且在氧化物半导体层的剖视观察下具有比第一结晶区域大的面积的第二结晶区域(145),第一结晶区域与第二结晶区域的晶体结构及晶体取向中的至少一者不同。也可以是,氧化物半导体层包含包括铟在内的两种以上的金属,在氧化物半导体层中,铟相对于两种以上的金属的比率为50%以上。

    半导体装置
    26.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN118943145A

    公开(公告)日:2024-11-12

    申请号:CN202410503778.8

    申请日:2024-04-25

    Abstract: 本发明涉及半导体装置。课题在于实现具有高迁移率的半导体装置。半导体装置包括:栅电极;前述栅电极之上的栅极绝缘层;前述栅极绝缘层之上的以铝为主成分的金属氧化物层;前述金属氧化物层之上的具有多晶结构的氧化物半导体层;从前述氧化物半导体层之上与前述氧化物半导体层相接的源电极及漏电极;和前述源电极及前述漏电极之上的绝缘层。在将供给至前述栅电极的电压设为Vg、将前述半导体装置的阈值电压设为Vth、将由前述栅电极和前述氧化物半导体层夹持的前述栅极绝缘层的静电电容设为Cox的情况下,前述半导体装置的线性迁移率在(Vg‑Vth)×Cox=5×10‑7C/cm2时大于20cm2/Vs。

    半导体装置
    29.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN118661268A

    公开(公告)日:2024-09-17

    申请号:CN202380020878.9

    申请日:2023-03-13

    Abstract: 半导体装置,其包含:基板;基板之上的绝缘层;绝缘层之上的氧化金属层;和氧化金属层之上的氧化物半导体层,绝缘层包含:与氧化金属层重叠的第1区域;和与氧化金属层不重叠的第2区域,其中,第1区域的氢浓度大于第2区域的氢浓度,第1区域的氮浓度大于第2区域的氮浓度。第1区域的氮浓度随着从基板朝向氧化金属层而变大。

    半导体装置
    30.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN118553770A

    公开(公告)日:2024-08-27

    申请号:CN202410201026.6

    申请日:2024-02-23

    Abstract: 本发明涉及半导体装置。课题在于抑制应力试验前后的半导体装置的电气特性变化。半导体装置包含第1栅电极、所述第1栅电极之上的第1绝缘层、所述第1绝缘层之上的氧化物半导体层、所述氧化物半导体层之上的第2绝缘层和所述第2绝缘层之上的第2栅电极。所述第1绝缘层包含含有硅及氮的第1层、含有硅及氧的第2层以及含有铝及氧的第3层。所述第1层的厚度为10nm以上190nm以下。所述第2层的厚度为10nm以上100nm以下。所述第1层及所述第2层的合计厚度为200nm以下。所述第3层的厚度为1nm以上10nm以下。

Patent Agency Ranking