-
21.发明公开ＣＲＴ-ＲＳＡ 모듈라 지수승 알고리즘을 이용한 디지털서명 방법, 그 장치 및 이를 기록한 컴퓨터 판독가능 저장매체 失效数字签名方法，使用CRT-RSA调制解调算法和记录介质的数字签名设备
公开(公告)号：KR1020090080842A
公开(公告)日：2009-07-27
申请号：KR1020080006827
申请日：2008-01-22
Applicant: 고려대학교 산학협력단
Abstract: A digital signature method and a digital signature apparatus using a CRT-RSA(Chinese Remainder Theorem-Rivest Shamir Adleman) modular exponentiation algorithm, and a computer-readable storage medium are provided to enhance efficiency and stability in a built-in device such as a smart card by simplifying a calculation process and securing safety from a simple power analysis and an error implantation attack. A digital signature apparatus using a CRT-RSA modular exponentiation algorithm includes a data input unit(510), a user data selection unit(520), a first modular exponentiation calculation unit(531), a second modular exponentiation calculation unit(532), a first CRT calculation unit(541), a second CRT calculation unit(542), a compared value generation unit(550), and a control unit(560). The data input unit receives an input from a user. The user data selection unit selects a random integer. The first and second modular exponentiation calculation units perform modular exponentiation calculation processes. The first and second CRT calculation units perform CRT calculation processes. The compared value generation unit generates a compared value. The control unit controls operations of the digital signature apparatus.
Abstract translation: 提供一种数字签名方法和使用CRT-RSA（中国剩余定理 - 里瓦斯·沙米尔·阿德尔曼）模幂运算算法的数字签名装置，以及计算机可读存储介质，以提高内置装置的效率和稳定性，例如 智能卡通过简化计算过程并通过简单的功率分析和错误植入攻击来确保安全性。 使用CRT-RSA模幂算法的数字签名装置包括数据输入单元（510），用户数据选择单元（520），第一模幂运算单元（531），第二模幂运算单元（532） 第一CRT计算单元（541），第二CRT计算单元（542），比较值生成单元（550）和控制单元（560）。 数据输入单元从用户接收输入。 用户数据选择单元选择随机整数。 第一和第二模幂运算单元执行模幂运算程序。 第一和第二CRT计算单元执行CRT计算处理。 比较值生成单元生成比较值。 控制单元控制数字签名装置的操作。
-
公开(公告)号：KR1020080025354A
公开(公告)日：2008-03-20
申请号：KR1020070094428
申请日：2007-09-17
Applicant: 고려대학교 산학협력단
Abstract: A hash algorithm having a 256-bit output is provided to achieve safety against attacks and efficiency of higher than the efficiency of the US standard hash function algorithm SHA-256. A hash algorithm having a 256-bit output includes a step of receiving a message bit stream having a predetermined length and converting the message bit stream into a word string, a step of converting the received message into predetermined bits and a step of receiving the bits and compressing the received bits by a plurality of compression function units(200).
Abstract translation: 提供具有256位输出的哈希算法，以实现高于美国标准散列函数算法SHA-256的效率的攻击和效率的安全性。 具有256位输出的散列算法包括接收具有预定长度的消息比特流并将消息比特流转换成字串的步骤，将接收到的消息转换成预定比特的步骤以及接收比特的步骤 以及通过多个压缩函数单元（200）压缩所接收的比特。
-
公开(公告)号：KR101745868B1
公开(公告)日：2017-06-12
申请号：KR1020150148726
申请日：2015-10-26
Applicant: 고려대학교 산학협력단
Abstract: 본발명은정전용량변화기반의암호화장치에관한것으로, 물리적복제방지기능(Physically Unclonable Functions, PUFs) 회로를포함하는암호화장치에있어서, 상기 PUFs 회로는정전용량변화(capacitance variation)가기준값이상인제 1 회로와, 상기정전용량변화가기준값미만인제 2 회로를포함하되, 상기제 1 회로및 제 2 회로는서로연결되어상기 PUFs 회로의랜덤한특성을추출하는것을특징으로한다. 상기와같이구성된본 발명에따른정전용량변화기반의암호화장치에의하면, 기존전자장비의운용에영향을미치지않으면서, 뛰어난보안성능을보이며, 비용측면에서도효율적인 PUFs를제공할수 있다. 또한, 본발명은다양한형태로전체 PUFs 시스템을구성할수 있으므로, PUFs가사용되는목적에따라다양한플랫폼에적용할수 있다.
Abstract translation: 本发明涉及的静电电容的密码装置变化为基础的，在包括物理拷贝保护（物理不可克隆功能，PUF的）电路，所述的PUF电路的电容变化（电容变化）到顶部或多个参考，在西班牙1的加密装置 但该电路中，和所述电容改变的第二电路是小于基准值时，所述第一电路和第二电路被连接到彼此，其特征在于用于提取的PUF电路的随机特性。 根据本发明，根据如上所述，在不影响对传统的电子设备的动作的构成的基于电容的变化的加密装置，显示出优异的安全性能，能在成本方面提供一种有效的PUF。 此外，由于本发明可以以各种形式构成整个PUF系统，所以PUF可以根据使用目的应用于各种平台。
-
公开(公告)号：KR101673163B1
公开(公告)日：2016-11-08
申请号：KR1020140131565
申请日：2014-09-30
Applicant: 고려대학교 산학협력단
IPC: H04L9/32
Abstract: 본발명은듀얼레일딜레이로직을이용한물리적복제방지회로에관한것으로서, 보다바람직하게는복수개가서로직렬연결되어, 복수개의신호를입력받고, 입력받은복수개의신호에각각설정된지연시간을반영한후 상기복수개의신호를출력하는딜레이셀; 및상기딜레이셀의끝단에직렬연결되어, 상기딜레이셀로부터출력된복수개의신호를입력받고, 입력받은복수개의신호중 입력시간또는각 레일의전력소비량에기초하여하나의신호를출력하는아비터로직;을포함한다. 이러한구성에의해, 본발명의듀얼레일딜레이로직을이용한물리적복제방지회로는복수개의게이트들을대신하여듀얼레일딜레이로직으로이루어지는딜레이셀을이용함으로써, 사용면적이감소함에따라제품을소형화시킬수 있고, 제품의기능에대한처리를고속화할수 있는효과가있다.
Abstract translation: 本发明涉及一种使用双轨延迟逻辑的物理不可克隆功能电路，更具体地说，涉及一种使用双轨延迟逻辑的物理不可克隆功能电路，其包括：彼此串联连接的延迟单元，接收信号输入，以及 在反映对各个输入信号设定的延迟时间之后输出信号; 以及与延迟单元的端部串联连接的仲裁器逻辑，接收从延迟单元输出的信号输入，并且基于每个导轨的输入时间或功耗来输出输入信号中的一个信号。 根据该结构，使用根据本发明的双轨延迟逻辑的物理不可克隆功能电路使用具有双轨延迟逻辑而不是门的延迟单元，因此随着使用区域减小，产品的尺寸可以减小 ，并且可以加速执行产品功能。
-
公开(公告)号：KR1020160105619A
公开(公告)日：2016-09-07
申请号：KR1020150028247
申请日：2015-02-27
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
CPC classification number: H04L9/0618 , H04L2209/805
Abstract: 본발명은 PRESENT를이용한경량암호장치에관한것으로, 블록암호운용방식에따르는하드웨어처리기및 하드웨어처리기와연결되어통신하는 GEZEL 코-프로세서(co-processor)를포함하며, GEZEL 코-프로세서는, GEZEL IP(intellectual property) 블록및 경량암호 PRESENT 기법을데이터패스를이용한유한상태기계(Finite state machine with datapath, FSMD) 방식으로동작시키는하드웨어 IP를포함한다.
Abstract translation: 本发明涉及一种使用PRESENT的轻量级加密装置，其包括根据块密码操作方法的硬件处理器和与硬件处理器进行通信的GEZEL协处理器以彼此连接。 GEZEL协处理器包括GEZEL知识产权（IP）块和硬件IP，通过使用数据路径在具有数据路径（FSMD）方法的有限状态机中执行轻量级加密PRESENT技术。
-
Patent Agency Ranking
公开(公告)号：KR1020160105617A
公开(公告)日：2016-09-07
申请号：KR1020150028240
申请日：2015-02-27
Applicant: 고려대학교 산학협력단
IPC: H04L9/06
CPC classification number: H04L9/0631 , H04L2209/805
Abstract: 본발명은 HIGHT를이용한경량암호장치에관한것으로, 블록암호운용방식에따르는하드웨어처리기및 하드웨어처리기와연결되어통신하는 GEZEL 코-프로세서(co-processor)를포함하며, GEZEL 코-프로세서는, GEZEL IP(intellectual property) 블록및 경량암호 HIGHT 기법을데이터패스를이용한유한상태기계(Finite state machine with datapath, FSMD) 방식으로동작시키는하드웨어 IP를포함한다.
Abstract translation: 本发明涉及一种使用HIGHT的轻量级加密装置，其包括根据块密码操作方法的硬件处理器和与硬件处理器进行通信的GEZEL协处理器以彼此连接。 GEZEL协处理器包括GEZEL知识产权（IP）块和硬件IP，通过使用数据路径在具有数据通路（FSMD）方法的有限状态机中执行轻量级加密HIGHT技术。
-
公开(公告)号：KR101636809B1
公开(公告)日：2016-07-07
申请号：KR1020140194809
申请日：2014-12-31
Applicant: 고려대학교 산학협력단
IPC: G06F7/494
CPC classification number: G06F7/494
Abstract: 본발명은타원곡선암호용이진체의감산방법에관한것으로서, 보다바람직하게는입력부가이진체의차수를나타낸복수개의워드를메모리부로부터입력받아레지스터에로드하는단계; 및감산부가상기레지스터에로드된복수개의워드에대하여삼항또는오항다항식으로이루어지는기약다항식으로감산연산하는단계;를포함한다. 이러한구성에의해, 본발명의타원곡선암호용이진체의감산방법은메모리에저장된데이터를레지스터로로드하고, 감산연산에따른결과값을다시메모리에저장하여메모리로드와저장을최소한으로설계하여어셈블리언어로구현함으로써, 감산연산향상율이증가할수 있는효과가있다.
Abstract translation: 本发明涉及用于椭圆曲线密码术（ECC）的二进制字段缩小方法。 更优选地，该方法包括以下步骤：允许输入单元从存储器单元接收指示二进制字段的顺序的多个字，并将接收的字加载到寄存器中; 并且允许缩小单元通过关于加载到寄存器中的单词的三项式或五项式组成的不可约多项式来执行缩减。 通过这样的结构，根据本发明的用于ECC的二进制字段缩小方法将存储在存储器中的数据加载到寄存器中，并且将减少的结果存储在存储器中以最小化存储器负载并以汇编语言进行存储和实现，由此 提高降低改善率。
-
公开(公告)号：KR101631680B1
公开(公告)日：2016-06-20
申请号：KR1020140131567
申请日：2014-09-30
Applicant: 고려대학교 산학협력단
Abstract: 본발명은 AES 암호알고리즘의 S-박스를이용한물리적복제방지기능회로에관한것으로서, 보다바람직하게는외부로부터입력받은챌린지신호에응답하여듀얼레일로직의특성을갖도록역함수(inversion function)를구현하여각 레일별전력소비량을나타내는신호를출력하는 AES S-박스; 및상기 AES S-박스로부터출력된각 레일별전력소비량을나타내는신호를입력받아, 상기각 레일별전력소비량에기초하여하나의신호를출력하는아날로그비교기;를포함한다. 이러한구성에의해, 본발명의 AES 암호알고리즘의 S-박스를이용한물리적복제방지기능회로는출력신호의후처리를위한추가모듈을구비할필요가없고, 기존의자원을재사용가능하여, 특히암호알고리즘에본 발명이적용시, 높은제조비용이발생하는것을방지할수 있는효과가있다.
-
29.发明公开
公开(公告)号：KR1020160058290A
公开(公告)日：2016-05-25
申请号：KR1020140158701
申请日：2014-11-14
Applicant: 고려대학교 산학협력단
IPC: G06K19/073 , G06K19/077
CPC classification number: G06K19/073 , G06K19/07309 , G06K19/077
Abstract: 본발명은 RFID 칩에관한것으로, 장착된장치의식별정보를저장하는 RFID부, 및타원곡선암호를이용하여상기식별정보를암호화하거나객체인증을수행하는보안인증부를포함함으로써, RFID 칩에대한안정적인보안이가능하다.
Abstract translation: RFID芯片技术领域本发明涉及RFID芯片。 本发明包括：存储已安装设备的识别信息的RFID部件; 以及通过使用椭圆曲线密码术来加密识别信息或执行对象认证的安全认证部分。 因此，本发明能够实现RFID芯片的稳定的安全性。
-
公开(公告)号：KR101537970B1
公开(公告)日：2015-07-20
申请号：KR1020130168273
申请日：2013-12-31
Applicant: 고려대학교 산학협력단
IPC: G06F11/10
Abstract: 본발명은유한체의병렬곱셈기에대한오류탐지에관한것으로서, 병렬곱셈기의제 1 입력의각 비트와병렬곱셈기의제 2 입력의각 비트를이용하여제 1 패리티비트를예측하는단계, 및제 1 입력과제 2 입력의병렬곱셈을통해산출된결과의각 비트값과제 1 패리티비트를비교하여오류가있는지를탐지하는단계를포함함으로써, 패리티비트를이용하여병렬곱셈기에대한오류주입공격에안전할수 있다.
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.031 seconds)
