公开(公告)号：KR1020150025731A

公开(公告)日：2015-03-11

申请号：KR1020130103715

申请日：2013-08-30

Applicant: 삼성전기주식회사

Inventor： 서동수 ,  박재훈 ,  송인혁 ,  오지연 ,  엄기주

IPC: H01L29/78 ,  H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0878 ,  H01L29/42376 ,  H01L29/435 ,  H01L29/4983 ,  H01L29/7813 ,  H01L29/42356 ,  H01L21/76831 ,  H01L29/7802

Abstract: 본 발명은 제1 도전형의 드리프트 층; 상기 드리프트층의 상부에 형성되는 제1 도전형의 정공 축적 층; 상기 정공 축적 층의 상부에 형성되는 제2 도전형의 웰 층; 상기 웰 층의 상부 내측에 형성되는 제1 도전형의 이미터 영역; 및 상기 이미터 영역, 상기 웰 층, 상기 정공 축적층을 관통하며, 표면에 게이트 절연층이 형성되어 있는 트랜치 게이트;를 포함하고, 상기 트랜치 게이트 안에 충전되는 물질이 높이에 따라, 상부로부터 제1 게이트 부, 제2 게이트 부 및 제3 게이트 부로 구분되고, 상기 제1 게이트부, 상기 제2 게이트부 및 상기 제3 게이트부의 저항이 각각 다른 전력 반도체 소자에 관한 것이다.

Abstract translation: 本发明涉及一种功率半导体器件，它包括：第一导电类型的漂移层; 形成在漂移层的上部的第一导电类型的空穴积累层; 形成在所述空穴积聚层的上部的第二导电类型的阱层; 形成在所述阱层的上部内的第一导电类型的发射极区域; 以及通过发射极区域，阱层和空穴积聚层的沟槽栅极，并且在表面上形成栅极绝缘层。 第一栅极单元，第二栅极单元和第三栅极单元根据填充在沟槽栅极中的材料的高度从沟槽栅极的上部分开，第一栅极单元，第二栅极单元， 并且第三门单元具有不同的阻力。

公开(公告)号：KR101454110B1

公开(公告)日：2014-10-27

申请号：KR1020130041599

申请日：2013-04-16

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  송인혁 ,  서동수 ,  김광수 ,  엄기주

IPC: H01L29/739 ,  H01L21/336

Abstract: 본 발명의 실시 예에 따른 반도체 소자는 반도체 기판, 반도체 기판 하부에 형성된 콜렉터층, 반도체 기판 상부에 형성된 베이스층, 베이스층 상부에 형성된 이미터층, 베이스층 및 이미터층을 수직으로 관통하며, 하나 이상 형성된 트렌치 배리어, 트렌치 배리어 및 이미터층 상부에 형성되며, 이미터층 상부의 일부가 노출되도록 형성된 제1 게이트 절연막, 제1 게이트 절연막 상부에 형성된 게이트, 게이트를 둘러싸도록 형성된 제2 게이트 절연막; 및 제1 게이트 절연막에 의해 노출된 이미터층 상부에 형성된 이미터 금속층을 포함할 수 있다.

Abstract translation: 根据本发明的一个实施例的半导体器件包括半导体衬底，形成在半导体衬底，形成在半导体基板上的下部，基极层上的集电极层，并通过在垂直，一个或多个形成在基层上的发射极层，基极层和发射极层 形成在所述阻挡层的沟槽，和已经形成在上发射极层，第二栅极绝缘膜预先形成，以包围该第一栅极绝缘膜，栅极，所述第一栅极绝缘膜形成为以暴露上发射极层的一部分的上方形成的栅极上的屏障沟槽; 并且在由第一栅极绝缘膜暴露的发射极层上形成发射极金属层。

公开(公告)号：KR101397784B1

公开(公告)日：2014-05-20

申请号：KR1020120132534

申请日：2012-11-21

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  장창수 ,  송인혁 ,  엄기주 ,  서동수

IPC: H01L29/73 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/1095

Abstract: The present invention relates to an insulated gate bipolar transistor comprising a first conductive type first semiconductor region; a second conductive type second semiconductor region which is formed on one surface of the first semiconductor region; a first conductive type third semiconductor region which is continuously formed in the longitudinal direction on one surface of the second semiconductor region; a plurality of trenches which are formed between the third semiconductor regions, reach inside the second semiconductor region, and are continuously formed in the longitudinal direction; a second conductive type fourth semiconductor region which is formed on one surface of the third semiconductor region; an insulator film which is formed inside the trenches; a gate electrode which is embedded inside the insulator film; and a barrier layer which is formed at a position corresponding to the third semiconductor region among the inside of the second semiconductor region.

Abstract translation: 本发明涉及一种包括第一导电类型的第一半导体区域的绝缘栅双极晶体管; 形成在所述第一半导体区域的一个表面上的第二导电型第二半导体区域; 在第二半导体区域的一个表面上沿纵向连续形成的第一导电类型的第三半导体区域; 形成在所述第三半导体区域之间的多个沟槽到达所述第二半导体区域的内部，并且沿纵向方向连续形成; 形成在第三半导体区域的一个表面上的第二导电型第四半导体区域; 形成在沟槽内的绝缘膜; 嵌入绝缘膜内的栅电极; 以及形成在与第三半导体区域对应的位置处的第二半导体区域的内部的阻挡层。

公开(公告)号：KR101388721B1

公开(公告)日：2014-04-25

申请号：KR1020120119857

申请日：2012-10-26

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  송인혁 ,  서동수 ,  김광수 ,  엄기주

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/0634 ,  H01L29/2003

Abstract: According to an embodiment of the present invention, a semiconductor device can include a source electrode which is formed on one side of an N-type AlGaN layer; an N-type and P-type AlGaN layer which is formed on the other side of a P-type AlGaN layer and is formed in a direction orthogonal to the source electrode; a gate electrode which is formed on one side of the N-type and P-type AlGaN layer; and a drain electrode which is formed on the other side of the N-type and P-type AlGaN layer.

Abstract translation: 根据本发明的实施例，半导体器件可以包括形成在N型AlGaN层一侧的源电极; 形成在P型AlGaN层的另一侧并形成在与源电极正交的方向上的N型和P型AlGaN层; 形成在N型和P型AlGaN层一侧的栅电极; 以及形成在N型和P型AlGaN层的另一侧的漏电极。

公开(公告)号：KR3007130410000S

公开(公告)日：2013-10-22

申请号：KR3020120045473

申请日：2012-09-20

Applicant: 삼성전기주식회사

Designer： 손영호 ,  하욥 ,  김종만 ,  방성만 ,  윤선우 ,  이석호 ,  이효진 ,  오규환 ,  박재훈

公开(公告)号：KR1020160150349A

公开(公告)日：2016-12-30

申请号：KR1020150088179

申请日：2015-06-22

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  송인혁 ,  장창수 ,  서동수

IPC: H01L29/66 ,  H01L29/78 ,  H01L29/06

Abstract: 본개시는제1 도전형의드리프트영역, 드리프트영역의상면으로부터내부로연장되어배치되며, 서로이격되어배치되는제2 도전형웰 영역들, 제2 도전형웰 영역들각각의상면으로부터내부로연장되어배치되는제1 도전형웰 영역들, 드리프트영역상에배치되는게이트절연층, 드리프트영역의상부에서, 게이트절연층상에배치되는더미게이트전극, 및제2 도전형웰 영역들의상부에서, 게이트절연층상에배치되며, 더미게이트전극의상부로연장되는게이트전극을포함하는전력반도체소자에관한것이다.

Abstract translation: 本公开被布置成延伸到从第二导电hyeongwel区域的内部，各所述上表面中的所述第二导电hyeongwel区域被布置成从所述漂移区的上表面延伸到内部中，第一导电类型的漂移区，彼此间隔开的 权利要求所述第一导电hyeongwel区域，在栅极绝缘层的顶部上，设置在所述漂移区，在伪栅极电极的顶部的漂移区，位于设置在栅极绝缘层上的栅极绝缘层上mitje第二导电hyeongwel区域， 并且延伸到伪栅电极的顶部的栅电极。

公开(公告)号：KR1020160140244A

公开(公告)日：2016-12-07

申请号：KR1020150076633

申请日：2015-05-29

Applicant: 삼성전기주식회사

Inventor： 서동수 ,  송인혁 ,  장창수 ,  박재훈

IPC: H01L29/78 ,  H01L29/423

Abstract: 본발명은반도체소자및 그제조방법에관한것으로, 본발명의실시예를따르는반도체소자는, 소스부, 상기소스부로부터주입된캐리어가이동하고, 제1 도전형부및 제2 도전형부가교번하여배치된드리프트부및 상기드레인부에서이동된캐리어를배출하는드레인부를포함하고, 상기제2 도전형부는저(低)도전형부및 상기저도전형부의불순물농도보다불순물농도가높은고(高)도전형부를포함한다.

Abstract translation: 本发明涉及一种半导体装置以及根据本发明的实施例的半导体装置的制造方法是将注入的载流子从源极区域，源极区和第一导电形件和第二导电阳部件移动是交替 包括一个用于从所述展开漂移区和漏极部分载体漏极，以及所述第二导电阳部件排出的运动是低的（低）导电阳部件和所述I和更高的杂质浓度比上述杂质浓度（高）导电阳部件的典型零件 它包括。

公开(公告)号：KR1020160121354A

公开(公告)日：2016-10-19

申请号：KR1020150106619

申请日：2015-07-28

Applicant: 삼성전기주식회사

Inventor： 송인혁 ,  서동수 ,  오지연 ,  장창수 ,  박재훈

IPC: H01L29/739 ,  H01L29/66 ,  H01L29/73

Abstract: 본개시의일 실시예에따른반도체소자는제1 도전형부및 제2 도전형부가교번하여배치된제1 영역; 상기제2 도전형부의상부및 제1 도전형부의상부중 일부에배치되며, 상기제2 도전형부보다불순물농도가더 높은제2 도전형의제2 영역; 및상기제1 도전형부및 상기제2 도전형부의상부에배치된게이트절연막; 및상기게이트절연막의상부에배치된게이트전극;을포함한다. 상기제2 도전형부는에피택셜층이며, 상기제2 영역은상기게이트전극을마스크로이용하여이온주입공정(Implant process) 및확산공정에의해형성될수 있다.

公开(公告)号：KR1020150080945A

公开(公告)日：2015-07-13

申请号：KR1020130165337

申请日：2013-12-27

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  한경준 ,  송인혁 ,  장창수

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L27/0688 ,  H01L27/0823 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/7811 ,  H01L29/7813

Abstract: 본개시는상부에에미터금속층이형성되며, 하부에콜랙터금속층이형성되어있는복수의반도체소자층이적층되어형성되는반도체적층체; 상기반도체소자층의사이에개재되는절연층; 및상기반도체적층체의측면에형성되는제1 외부전극및 제2 외부전극을포함하고, 상기제1 외부전극은상기에미터금속층과전기적으로연결되고, 상기제2 외부전극은상기콜랙터금속층과전기적으로연결되는전력반도체소자에관한것이다.

Abstract translation: 本发明涉及一种功率半导体器件，其包括半导体层叠体，该半导体层叠体通过层叠形成在其上侧的发射极金属层的多个半导体器件层和形成在其下侧的集电体金属层而形成，绝缘体 介于半导体器件层之间的层，以及形成在半导体层叠体侧的第一外部电极和第二外部电极。 第一外部电极电连接到发射极金属层。 第二外部电极电连接到集电极金属层。

公开(公告)号：KR1020150080776A

公开(公告)日：2015-07-10

申请号：KR1020140000244

申请日：2014-01-02

Applicant: 삼성전기주식회사

Inventor： 박재훈 ,  김지혜 ,  모규현 ,  서동수 ,  송인혁

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L29/1095 ,  H01L29/7397 ,  H01L29/739 ,  H01L21/326 ,  H01L29/772 ,  H01L29/78

Abstract: 본개시는온-동작시에형성되는채널을통해전류가흐르는활성영역; 상기활성영역의주변에형성되는단부영역; 상기단부영역에형성되며, 상기활성영역으로부터상기단부영역방향으로길게형성되는제1 도전형의제1 반도체영역 ; 및상기단부영역에형성되며, 상기활성영역으로부터길게형성되고, 상기제1 반도체영역과교번하여형성되는제2 도전형의제2 반도체영역;을포함하는전력반도체소자에관한것이다.

Abstract translation: 本公开涉及一种功率半导体器件，其包括有源区域，其中电流流过形成在工作区域上的沟道，形成在有源区周围的端部区域，第一导电类型的第一半导体区域 形成在端部区域上并且从有源区域延伸到端部区域，并且形成在端部区域上的第二导电类型的第二半导体区域从有源区域延伸，并且通过交替地形成 与第一个半导体区域。