-
-
公开(公告)号：KR100644590B1
公开(公告)日：2006-11-13
申请号：KR1019990052387
申请日：1999-11-24
Applicant: 삼성전자주식회사
IPC: G11B7/09
Abstract: 본 발명은 디스크 형태의 기록 재생 매체에 관한 것으로, 극히 제한된 범위를 갖는 2차 액츄에이터의 가동범위 마진을 확보하기 위해 대역 제한 필터를 이용한 듀얼-스테이지 디스크 드라이브 서보 장치에 관한 것이다. 듀얼-스테이지 디스크 드라이브 서보 장치는 트래킹 에러 신호에 의해 위상 리드/래그 제어를 이용하여 트래킹을 수행하는 보상기, 저역 응답 특성을 가지고 상기 보상기에서 출력에 의해 렌즈를 이동시키는 제1 액츄에이터, 고역 응답 특성을 가지고 대역 차단 신호에 의해 상기 렌즈를 미세 이동시키는 제2 액츄에이터, 상기 제2 엑츄에이터의 동작 범위를 소정의 범위로 한정하기 위해 상기 보상기에서 출력되는 회전 주파수 신호를 대역 차단하여 상기 제2 엑츄에이터로 출력하는 대역 차단 필터를 포함한다. 본 발명에 따르면, 정상 상태에서의 미동 액츄에이터의 동작 범위 마진을 최대한 확보함으로써 고주파 외란에 대해 시스템의 오동작을 줄일 수 있으면서 듀얼-스테이지 트래킹 서보 루프를 디자인 보다 용이하게 가져갈 수 있는 효과가 있다.
-
公开(公告)号：KR100611963B1
公开(公告)日：2006-08-11
申请号：KR1019990052655
申请日：1999-11-25
Applicant: 삼성전자주식회사
IPC: G11B5/596
Abstract: 본 발명은 피드포워드 학습 제어 입력을 이용한 디스크 드라이브의 듀얼-스테이지 서보 시스템에 관한 것이다. 피드포워드 학습 제어 입력을 이용한 듀얼-스테이지 서보 시스템은 기록 매체 상에 데이터를 기록하거나 기록된 데이터를 재생하기 위해 헤드의 위치를 변경하는 제1 액츄에이터 수단, 상기 제1 액츄에이터 수단과의 상대적인 변위를 변화시키면서 상기 헤드의 위치를 미세하게 조정하기 위한 제2 액츄에이터 수단, 상기 기록 매체 상의 기준 위치와 상기 헤드의 실제 위치 사이의 차이를 검출하는 오차 검출수단, 상기 오차 검출 수단의 출력으로 상기 제1 액츄에이터 수단을 구동 제어하기 위한 신호를 출력하는 제1 제어수단, 상기 오차 검출 수단의 출력으로 상기 제2 액츄에이터 수단을 구동 제어하기 위한 신호를 출력하는 제2 제어수단, 상기 제1 액츄에이터를 구동하기 위한 소정의 제어 입력을 읽어 내어 상기 제1 제어 수단의 출력과 함께 상기 제1 액츄에이터 수단에 가해주는 제3 제어수단을 포함한다. 본 발명에 따르면, 피드포워드 학습 제어 입력을 사용함으로써 피드백 제어기의 부담을 완화시켜 듀얼-스테이지 피드백 제어기의 설계를 용이하게 하고 피드백 제어기만으로 이루어진 제어 시스템에 비해서 제어 성능을 향상시킬 수 있는 효과가 있다.
-
公开(公告)号：KR100607940B1
公开(公告)日：2006-08-03
申请号：KR1019990042507
申请日：1999-10-02
Applicant: 삼성전자주식회사
IPC: G11B7/09
Abstract: 협트랙 기록시 광기록매체의 일 트랙에 맺히는 광스폿이 이웃한 트랙에 영향을 미치지 않도록 된 광기록매체에 서보신호를 기록하는 방법 및 서보신호 기록 가능한 광픽업장치가 개시되어 있다.
개시된 서보신호 기록방법은, 광기록매체의 일 트랙에 서보신호를 기록하는 단계와; 인접 트랙 사이에 기록된 서보신호의 워블링 형태가 유사하도록, 서보신호가 기록된 트랙을 트래킹하면서 다른 트랙에 서보신호를 기록하는 단계;를 포함하여, 일 트랙에 광스폿이 맺히도록 하여 정보신호의 기록/재생시, 인접 트랙 사이의 간격이 대략적으로 일정하도록 하여 광스폿이 인접 트랙에 간섭되지 않도록 된 것을 특징으로 한다.
또한, 개시된 광픽업장치는, 서보신호 기록용 광원과; 이 광원에서 조사되어 서보신호용 광스폿이 맺힌 트랙을 T
n+1 이라 할 때, 트랙 T
n+1 에 선행하여 서보신호가 이미 기록된 트랙 T
n 에 트래킹용 광스폿이 맺히는 광을 조사하는 트래킹용 광조사수단과; 광로변환수단과; 입사광을 집속시키는 대물렌즈와; 서보신호 및 트래킹 오차신호를 검출하는 광검출기;를 포함하여, 트랙 T
n+1 의 워블링이 트랙 T
n 의 워블링 유형과 유사한 유형을 갖도록 된 것을 특징으로 한다.-
公开(公告)号：KR100558001B1
公开(公告)日：2006-03-06
申请号：KR1020030066011
申请日：2003-09-23
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/66825 , G11C16/0425 , H01L21/28273 , H01L29/42324 , H01L29/7885
Abstract: 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리 셀 제조 방법을 제공한다. 플로팅 게이트막 상에 산화방지막을 형성하고, 상기 산화방지막 내에 상기 플로팅 게이트막의 일 부분을 노출시키는 개구부를 형성한 다음, 산화되어 절연성을 갖는 물질막으로 상기 개구부 측벽에 스페이서를 형성하고, 산화공정을 실시하여 상기 스페이서를 산화시키면서 상기 개구부 내에 플로팅 게이트와 컨트롤 게이트 간의 게이트층간 산화막패턴을 형성한다.
플래쉬 메모리, 분리 게이트, 개구부, 스페이서, 산화공정, 산화막패턴-
Patent Agency Ranking
公开(公告)号：KR1020050080499A
公开(公告)日：2005-08-17
申请号：KR1020040008537
申请日：2004-02-10
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/66825 , H01L29/42324
Abstract: 스플리트 게이트형 비휘발성 메모리 소자를 갖는 반도체 소자 형성방법에 관한 것이다. 셀영역과 로직영역으로 구분된 반도체 기판의 상기 제1영역 상에 부유게이트 구조물을 형성하고, 이어서, 상기 부유게이트 구조물 상에 상기 부유게이트 구조물을 보호하는 보호막을 형성한다. 상기 보호막에 의하여 부유게이트 구조물이 보호되는 상태에서 상기 반도체 기판의 제2영역에 불순물영역을 형성하고, 상기 보호막을 제거한다. 이어서, 상기 제1영역 상에 형성된 부유게이트 구조물의 일측벽 및 상기 일측벽에 인접한 제1영역의 상부를 덮는 제어게이트 전극을 형성한다. 이로써, 셀영역 상에 형성된 부유게이트 구조물을 보호하는 보호막을 형성하여 로직영역에 웰영역을 형성할 때에 부유게이트 구조물의 손상과 인터폴리 절연막의 손실을 방지하여 비휘발성 메모리 소자의 신뢰성을 높이고, 커패시턴스를 높여 커플링 비율을 높이고, 결국에, 프로그램 특성을 향상시킨다.
-
公开(公告)号：KR1020050029801A
公开(公告)日：2005-03-29
申请号：KR1020030066011
申请日：2003-09-23
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/66825 , G11C16/0425 , H01L21/28273 , H01L29/42324 , H01L29/7885
Abstract: A method of fabricating a flash memory cell having a spilt gate structure by using a spacer oxidation process is provided to reduce a capacitance between a floating gate and a control gate by forming an intergate oxide layer pattern of sufficient thickness within a narrow area. A first insulating layer(21), a floating gate layer, and an anti-oxidation layer are formed on a semiconductor substrate. An anti-oxidation layer pattern having an opening is formed by patterning the anti-oxidation layer. A spacer is formed at a lateral part of the opening. An intergate oxide layer pattern(26) is formed within the opening by oxidizing the spacer and the floating gate layer. The anti-oxidation layer pattern is removed therefrom. A floating gate(22A) is formed under the intergate oxide layer pattern by etching the floating gate layer. A second gate insulating layer(27) is formed on the semiconductor substrate. A control gate(28) is formed on the second gate insulating layer.
Abstract translation: 提供了通过使用间隔物氧化工艺来制造具有溢出栅极结构的闪存单元的方法，以通过在窄区域内形成足够厚度的栅格间氧化层图案来减小浮置栅极和控制栅极之间的电容。 在半导体衬底上形成第一绝缘层（21），浮栅层和抗氧化层。 通过图案化抗氧化层形成具有开口的抗氧化层图案。 间隔件形成在开口的侧部。 通过氧化间隔物和浮栅，在开口内形成间隔栅氧化层图案（26）。 从中除去抗氧化层图案。 通过蚀刻浮栅，在栅间氧化层图案之下形成浮栅（22A）。 在半导体衬底上形成第二栅极绝缘层（27）。 在第二栅极绝缘层上形成控制栅极（28）。
-
公开(公告)号：KR1020050029423A
公开(公告)日：2005-03-28
申请号：KR1020030065679
申请日：2003-09-22
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L29/66825 , H01L21/28273 , H01L29/42324
Abstract: A method of fabricating a flash memory cell having a split gate structure is provided to form a gate interlayer dielectric pattern having an uniform thickness by a CVD(Chemical Vapor Deposition) process and a planarization process. A first gate insulating layer(21), a floating gate layer, and a sacrificial layer are formed on a semiconductor substrate(20). A sacrificial layer pattern having an opening for exposing a part of the floating gate layer is formed by patterning the sacrificial layer. A gate interlayer dielectric pattern is formed within the opening. The sacrificial layer pattern is removed therefrom. A floating gate is formed under the gate interlayer dielectric pattern by etching the floating gate layer. A second gate insulating layer(25) is formed on the semiconductor substrate. A control gate(26) is formed on the second gate insulating layer.
Abstract translation: 提供一种制造具有分裂栅极结构的闪存单元的方法，以通过CVD（化学气相沉积）工艺和平坦化工艺形成具有均匀厚度的栅极层间电介质图案。 在半导体衬底（20）上形成第一栅绝缘层（21），浮栅层和牺牲层。 通过图案化牺牲层来形成具有用于暴露浮栅的一部分的开口的牺牲层图案。 在开口内形成栅极层间电介质图案。 从中除去牺牲层图案。 通过蚀刻浮栅，在栅极层间介质图案下方形成浮栅。 在半导体衬底上形成第二栅极绝缘层（25）。 控制栅极（26）形成在第二栅极绝缘层上。
-
公开(公告)号：KR101287447B1
公开(公告)日：2013-07-19
申请号：KR1020070086678
申请日：2007-08-28
Applicant: 삼성전자주식회사
IPC: G11C16/26 , G11C16/30 , H01L27/115
CPC classification number: G11C16/0433 , G11C16/26 , H01L27/105 , H01L27/11526 , H01L27/11529
Abstract: 이이피롬 셀, 이이피롬 셀 제조 방법 및 이이피롬 셀에서의 데이터 읽기 방법에서, 메모리 트랜지스터 및 선택 트랜지스터를 포함하는 이이피롬 셀의 읽기 방법으로, 상기 이이피롬 셀의 비트 라인에 읽기용 비트 라인 전압을 인가한다. 상기 셀에 포함된 메모리 트랜지스터의 센스 라인에 제1 전압을 인가한다. 상기 셀에 포함된 선택 트랜지스터의 워드 라인에 상기 제1 전압보다 높은 제2 전압을 인가한다. 다음에, 상기 셀을 통해 흐르는 전류를 기준 전류와 비교함으로써 상기 셀에 저장된 데이터를 판별한다. 상기 읽기 방법에 의하면, 상기 셀이 소거 상태일 때 셀의 온 전류가 증가하게 되어 데이터 판별이 용이하다.
-
公开(公告)号：KR1020090021830A
公开(公告)日：2009-03-04
申请号：KR1020070086678
申请日：2007-08-28
Applicant: 삼성전자주식회사
IPC: G11C16/26 , G11C16/30 , H01L27/115
CPC classification number: G11C16/0433 , G11C16/26 , H01L27/105 , H01L27/11526 , H01L27/11529 , H01L21/28273
Abstract: An EEPROM cell, a manufacturing method thereof, a method for reading data in the same are provided to increase an on cell current of a memory cell by supplying a high voltage to a word line. A memory transistor(102) includes a first gate structure and a source/drain region. The first gate structure has a tunnel oxide film, a floating gate electrode, a dielectric film pattern, and a control gate electrode. A selection transistor(104) is connected to the memory transistor, and includes a second gate structure and a source/drain region. The second gate structure has a gate oxide film pattern and a gate electrode. An output terminal of a charge pumping circuit(110) is connected to the gate electrode of the second gate structure in order to supply a boosted voltage to the gate electrode of the selection transistor. A resistance line(140) connects the output terminal of the charge pumping circuit to the control gate electrode, and includes a resistor.
Abstract translation: 提供EEPROM单元及其制造方法，用于读取数据的方法，以通过向字线提供高电压来增加存储单元的导通单元电流。 存储晶体管（102）包括第一栅极结构和源极/漏极区域。 第一栅极结构具有隧道氧化膜，浮栅电极，电介质膜图案和控制栅电极。 选择晶体管（104）连接到存储晶体管，并且包括第二栅极结构和源极/漏极区域。 第二栅极结构具有栅极氧化膜图案和栅电极。 电荷泵浦电路（110）的输出端子连接到第二栅极结构的栅电极，以便向选择晶体管的栅电极提供升压电压。 电阻线（140）将电荷泵送电路的输出端子连接到控制栅电极，并且包括电阻器。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.054 seconds)
