公开(公告)号：KR100380107B1

公开(公告)日：2003-04-11

申请号：KR1020010023350

申请日：2001-04-30

Applicant: 삼성전자주식회사

Inventor： 문호정 ,  이규진

IPC: H01L23/36

CPC classification number: H01L25/0652 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/00014 ,  H01L2924/01087 ,  H01L2224/0401

Abstract: 솔더 접합부의 크랙을 치유할 수 있는 발열체가 형성된 회로 기판과 회로 기판과 열 방출 수단이 기밀 밀봉부를 형성하는 멀티 칩 패키지에 관한 것으로서, 본 발명에 따른 멀티 칩 패키지는 a) 복수의 반도체 칩과, b) 상기 복수의 반도체 칩이 실장되는 실장면을 가지고, 이 실장면에는 랜드 패턴을 포함하는 칩 실장부와 전기 전도성 배선 패턴과 상기 반도체 칩을 외부와 전기적으로 연결하는 단자부가 형성되어 있는 회로 기판과, c) 상기 회로 기판의 랜드 패턴과 반도체 칩을 전기적으로 연결시키는 전기적 접속 수단과, d) 상기 반도체 칩에서 발생하는 열을 외부로 방출하는 열 방출 수단과, e) 상기 복수의 반도체 칩의 상기 실장면을 향한 면의 반대쪽 면과 상기 열 방출 수단을 열적으로 결합시키는 열 인터페이스를 포함하며, 상기 열 방출 수단은 � �기 회로 기판의 칩 실장부와 반도체 칩을 에워싸서 공동부를 형성하며, 상기 공동부는 외부와 실질적으로 완전히 차단되는 기밀 공동부인 것을 특징으로 한다. 본 발명에 따른 회로 기판은 복수의 반도체 칩 실장되는 칩 실장면을 포함하고, 이 칩 실장면에는 상기 반도체 칩을 외부와 전기적으로 연결하는 단자부와 전기 전도성 랜드 패턴을 갖는 칩 실장부와 전기 전도성 배선 패턴이 형성되어 있고, 상기 복수의 반도체 칩은 상기 랜드 패턴에 전기적 접속 수단을 통해 실장되어 접합부가 형성되며, 상기 랜드 패턴은 상기 접합부에 열을 가할 수 있는 발열체를 포함한다.

Abstract translation: 具有加热元件和密封多芯片封装的电路板。 多芯片封装包括多个半导体芯片，电耦合到多个半导体芯片的衬底，散热装置以及设置在半导体芯片和散热装置之间的多个热界面。 散热装置形成密封半导体芯片和衬底的至少一部分的密封空腔。 电路板包括芯片安装表面，芯片安装表面上的芯片安装区域，芯片安装区域包括多个焊盘，以及连接到焊盘的加热元件，加热元件能够加热焊盘和电极之间形成的接头 半导体芯片的焊盘。

公开(公告)号：KR1020030024533A

公开(公告)日：2003-03-26

申请号：KR1020010061438

申请日：2001-10-05

Applicant: 삼성전자주식회사

Inventor： 김상영 ,  문호정 ,  신동길 ,  목승곤

IPC: H01L21/60

CPC classification number: H01L24/10 ,  B23K1/0008 ,  B23K35/0222 ,  B23K35/0244 ,  B23K2201/40 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13011 ,  H01L2224/13099 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/351 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/09381 ,  H05K2201/0969 ,  H05K2201/10257 ,  H05K2203/0465 ,  Y02P70/611 ,  Y02P70/613 ,  Y10T428/12014 ,  Y10T428/12222 ,  H01L2224/29099 ,  H01L2924/00

Abstract: PURPOSE: A reliable solder structure having a cavity and a method for fabricating the same are provided to improve the reliability of contact between a chip and a printed circuit board by forming a cavity on a solder structure. CONSTITUTION: A barrel-shaped solder structure(26) has a center cavity(28). The first seeding point is formed on a ring-shaped center portion having non-conductivity and non-wetting by forming an annular conductive pad(30) instead of a circular conductive pad on an upper plane element(14). The first internal cavity is formed by surface tension and viscosity of a melted solder. An internal cavity(28) is formed since a lower plane element(18) includes a ring-shaped conductive pad(32) and the second seeding point. A plurality of holes(34,36) are formed on the annular conductive pad(30) and the ring-shaped conductive pad(32), respectively.

Abstract translation: 目的：提供具有空腔的可靠的焊料结构及其制造方法，以通过在焊料结构上形成空腔来提高芯片与印刷电路板之间的接触的可靠性。 构成：桶形焊料结构（26）具有中心腔（28）。 第一种子点通过在上平面元件（14）上形成环形导电垫（30）代替圆形导电垫而形成在具有非导电性和不润湿性的环形中心部分上。 第一内腔由熔融焊料的表面张力和粘度形成。 形成内腔（28），因为下平面元件（18）包括环形导电垫（32）和第二接种点。 多个孔（34,36）分别形成在环形导电垫（30）和环形导电垫（32）上。

公开(公告)号：KR1020010001159A

公开(公告)日：2001-01-05

申请号：KR1019990020204

申请日：1999-06-02

Applicant: 삼성전자주식회사

Inventor： 문호정

IPC: H01L23/28

CPC classification number: H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/00014 ,  H01L2924/00

Abstract: PURPOSE: A wafer level chip scale package, as well as a manufacturing method thereof, is provided to permit a direct disposition of solder balls on a bottom surface of a chip through via holes formed at a wafer level. CONSTITUTION: A plurality of via holes is formed along scribe lines in a wafer. Each via hole makes an electrical path by a conductive line(120) formed therein. The conductive lines(120) in the via holes are electrically connected to bonding pads(112) on an active surface(114) of a semiconductor chip(110) with metallic wiring(140), and further to ball pads on a bottom surface(116) of the chip(110). After the chips(110) constituting the wafer are individually separated by a wafer sawing process, solder balls(150) are formed respectively on the ball pads of each chip(110). In addition, overall surfaces of the chip(110), except the ball pads, are sealed with encapsulant(130).

Abstract translation: 目的：提供晶片级芯片级封装及其制造方法，以允许通过在晶片级形成的通孔将焊球直接布置在芯片的底表面上。 构成：沿着晶片中的划线形成多个通孔。 每个通孔由形成在其中的导电线（120）形成电路。 通孔中的导线（120）通过金属布线（140）电连接到具有金属布线（140）的半导体芯片（110）的有源表面（114）上的接合焊盘（112），并进一步连接到底表面 116）。 在通过晶片锯切工艺分别分离构成晶片的芯片（110）之后，分别在每个芯片（110）的球垫上形成焊球（150）。 此外，芯片（110）的除了球垫之外的整个表面都用密封剂（130）密封。