-
-
公开(公告)号：KR101831938B1
公开(公告)日：2018-02-23
申请号：KR1020110131696
申请日：2011-12-09
Applicant: 삼성전자주식회사
CPC classification number: H01L21/568 , H01L21/561 , H01L23/02 , H01L23/04 , H01L23/053 , H01L23/055 , H01L23/057 , H01L23/08 , H01L23/12 , H01L23/13 , H01L23/24 , H01L23/3128 , H01L23/34 , H01L23/4926 , H01L23/49575 , H01L23/5389 , H01L24/13 , H01L24/24 , H01L24/73 , H01L24/82 , H01L24/96 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/13022 , H01L2224/131 , H01L2224/24011 , H01L2224/24146 , H01L2224/32145 , H01L2224/73209 , H01L2224/73253 , H01L2224/73267 , H01L2224/82031 , H01L2224/82101 , H01L2224/96 , H01L2225/06524 , H01L2225/06548 , H01L2225/06562 , H01L2225/06568 , H01L2225/06586 , H01L2924/12042 , H01L2924/181 , H01L2924/00014 , H01L2224/82 , H01L2924/014 , H01L2924/00 , H01L2924/00012
Abstract: 본발명은팬 아웃웨이퍼레벨패키지의제조방법및 이에의해제조된팬 아웃웨이퍼레벨패키지를제공한다. 이방법에서는캐버티가형성된수용부를이용하여반도체칩들을적층할수 있어반도체칩들의쓰러짐을방지하여안정적으로적층구조의팬 아웃레벨패키지를제조할수 있다.
-
公开(公告)号：KR101695846B1
公开(公告)日：2017-01-16
申请号：KR1020100018644
申请日：2010-03-02
Applicant: 삼성전자주식회사
CPC classification number: H01L25/50 , H01L24/73 , H01L25/105 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73265 , H01L2225/06513 , H01L2225/06517 , H01L2225/06565 , H01L2225/1023 , H01L2225/1058 , H01L2924/01029 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/18161 , H01L2924/00 , H01L2924/00012
Abstract: 적층형반도체패키지및 그제조방법을제공한다. 제 1 인쇄회로기판과상기제 1 인쇄회로기판에실장되는제 1 반도체소자를구비하는제 1 반도체패키지와, 상기제 1 반도체패키지에적층되고, 제 2 인쇄회로기판과상기제 2 인쇄회로기판에실장되는제 2 반도체소자를구비하는제 2 반도체패키지를제공한다. 상기제 1 반도체소자를관통하여상기제 2 반도체패키지와상기제 1 인쇄회로기판을전기적으로연결하는적어도하나의제 1 관통전극을제공한다.
Abstract translation: 半导体封装包括第一半导体封装，包括第一印刷电路板和安装在第一印刷电路板上的第一半导体器件，以及堆叠在第一半导体封装上的第二半导体封装，并且包括第二印刷电路板和第二半导体 装置安装在第二印刷电路板上。 半导体封装包括至少一个第一通孔，其通过第一半导体器件将第二半导体封装电连接到第一印刷电路板。
-
公开(公告)号：KR1020160117136A
公开(公告)日：2016-10-10
申请号：KR1020150158273
申请日：2015-11-11
Abstract: 접속단자장치및 이를구비한전자장치에관련된다양한실시예들이기술된바, 한실시예에따르면, 접속단자장치는, 바닥판; 상기바닥판의후면에구비되어눌리거나들림에따라외부대상물과전기적으로접속되는가동부; 상기바닥판의측면에구비되는적어도하나의보호벽체; 상기보호벽체들의일단에구비되고, 상기바닥판과상기가동부의사이에제공되며, 상기가동부의눌림이동을제한하는눌림방지부; 및상기보호벽체들의측면에구비되고, 상기가동부의들림이동을제한하는들림방지부를포함할수 있으며, 이외에도다양한다른실시예들이가능하다.
-
公开(公告)号：KR101630394B1
公开(公告)日：2016-06-24
申请号：KR1020100020504
申请日：2010-03-08
Applicant: 삼성전자주식회사
IPC: H01L23/488 , H01L21/60
CPC classification number: H01L21/50 , H01L21/563 , H01L23/48 , H01L23/58 , H01L2224/16225 , H01L2224/26175 , H01L2224/32225 , H01L2224/73204 , H01L2224/83385 , H01L2924/00012
Abstract: 본발명은반도체패키지에관한것으로, 반도체칩과, 상기반도체칩이실장되는영역을제공하는패키지기판과, 그리고상기반도체칩을몰딩하는몰딩막을포함한다. 상기패키지기판은상기반도체칩과전기적으로연결되는오픈된영역을제공하며상기반도체칩과의전기적접속에필요한영역에비해더 확장된제1 개구부를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020160065001A
公开(公告)日：2016-06-08
申请号：KR1020150165930
申请日：2015-11-25
Applicant: 삼성전자주식회사
IPC: A61B6/00
Abstract: 이물질의침투를방지할수 있도록개선된구조를가지는엑스선디텍터및 이를포함하는엑스선촬영장치를개시한다. 엑스선디텍터는엑스선소스에서조사된엑스선을검출하도록마련되고, 상기엑스선디텍터는상기엑스선소스에서조사된엑스선을가시광선으로변환시키도록마련되는신틸레이터, 상기신틸레이터를통과한가시광선을전기신호로변환시키도록마련되는감지패널, 상기감지패널과전기적으로연결되고, 상기엑스선디텍터의구동을제어할수 있도록상기엑스선디텍터의내부에수용되는회로기판, 상기회로기판에전기적으로연결되는결합모듈이결합될수 있도록상기엑스선디텍터에마련되는단자부및 상기단자부에이물질이유입되는것을방지하도록상기단자부를개폐하는캡을포함할수 있다.
Abstract translation: 公开了一种具有改进的结构以防止异物穿透的X射线检测器和具有该X射线检测器的X射线成像设备。 提供用于检测由X射线源照射的X射线的X射线检测器包括：闪烁体，被设置为将由X射线源照射的X射线转换成可见光; 检测面板，用于将通过闪烁体的可见光转换成电信号; 与检测面板电连接并接收在X射线检测器内部以控制X射线检测器的操作的电路板; 设置在所述X射线检测器中以将耦合模块耦合以电连接到所述电路板的终端单元; 以及用于切换终端单元以防止异物流入终端单元的盖。
-
公开(公告)号：KR1020160064962A
公开(公告)日：2016-06-08
申请号：KR1020150145197
申请日：2015-10-19
Applicant: 삼성전자주식회사
IPC: A61B6/00
Abstract: 이물질의침투를방지할수 있도록개선된구조를가지는엑스선촬영장치를개시한다. 엑스선촬영장치는엑스선을발생시켜조사하는엑스선소스, 상기엑스선소스에서조사된엑스선을검출하도록마련되는엑스선디텍터및 서로결합하여상기엑스선디텍터의외관을형성하는제 1프레임및 제 2프레임으로서, 상기제 1프레임및 상기제 2프레임사이의틈을차단하여이물질이상기엑스선디텍터의내부로유입되는것을방지하도록상기제 1프레임및 상기제 2프레임이서로밀착결합되는제 1프레임및 제 2프레임을포함할수 있다.
Abstract translation: 公开了一种具有用于防止异物进入的改进结构的X射线照相设备。 用于照射以产生X射线的设定值x射线，第一帧和第二帧的X射线检测器和耦合到相互X射线源适于检测由X射线源发射的X射线，以形成X射线探测器的外观，所述第一 框架和防止第一至框引入外来移相器的X射线探测器的两帧之间的间隙可以被包括到该第一帧和第二帧是第一帧和第二帧彼此紧密接触被组合。
-
公开(公告)号：KR1020160030704A
公开(公告)日：2016-03-21
申请号：KR1020140120211
申请日：2014-09-11
Applicant: 삼성전자주식회사
Inventor： 박진우
IPC: H01L23/48
CPC classification number: H01L23/49811 , H01L21/76898 , H01L23/3128 , H01L23/3192 , H01L23/481 , H01L24/03 , H01L24/05 , H01L24/16 , H01L2224/02126 , H01L2224/02313 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/0347 , H01L2224/0401 , H01L2224/05009 , H01L2224/05552 , H01L2224/05554 , H01L2224/05556 , H01L2224/05557 , H01L2224/05558 , H01L2224/05562 , H01L2224/0557 , H01L2224/05571 , H01L2224/05572 , H01L2224/06051 , H01L2224/131 , H01L2224/16145 , H01L2224/16146 , H01L2224/16225 , H01L2224/16237 , H01L2924/15174 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00014 , H01L2924/014
Abstract: 본발명의기술적사상에의한반도체패키지는제1 면과상기제1 면과반대되는제2 면을구비하는반도체칩; 상기제1 면과상기제2 면사이를관통하는관통전극; 상기반도체칩의제2 면상에형성되는패시베이션층; 및상기패시베이션층의상면에형성되고, 상기관통전극과전기적으로연결되는전극패드; 를포함하고, 상기패시베이션층은상기제2 면상에형성되는제1 패시베이션층및 상기제1 패시베이션층의상면에형성되는제2 패시베이션층을포함하고, 상기전극패드는상기관통전극의상면에접하여연결되고, 상기제2 패시베이션층을관통하여, 상기제1 패시베이션층의상면에접하는것을특징으로한다.
Abstract translation: 根据本发明的技术思想的半导体封装包括：半导体芯片，其包括第一平面和与第一平面相对的第二平面; 在第一平面和第二平面之间穿过的通孔; 形成在半导体芯片的第二平面上的钝化层; 以及电极焊盘，其形成在钝化层的上平面上，并且电连接到通孔。 钝化层包括形成在第二平面上的第一钝化层和形成在第一钝化层的上平面上的第二钝化层。 电极焊盘通过与通孔的上平面相邻连接，并且通过穿透第二钝化层与第一钝化层的上平面相接触。 半导体封装可以防止外部应力引起的故障。
-
公开(公告)号：KR1020160022549A
公开(公告)日：2016-03-02
申请号：KR1020140108249
申请日：2014-08-20
Applicant: 삼성전자주식회사
CPC classification number: A61B6/4208 , A61B6/0407 , A61B6/4283 , A61B6/4411 , A61B6/4452 , A61B6/4464 , G01V5/0016
Abstract: 하우징과하우징내부에마련되어엑스선을검출하는검출패널과제1 면이검출패널과접하고, 제2 면에적어도하나의전자부품이실장되는회로기판을포함하는방사선검출장치를제공한다.
Abstract translation: 提供一种辐射检测装置，其包括：壳体; 准备在所述外壳中以检测X射线的检测面板; 以及电路板，其具有接触检测面板的第一表面和安装有至少一个电子部件的第二表面。 因此，该器件具有高效的内部结构。
-
公开(公告)号：KR1020150019538A
公开(公告)日：2015-02-25
申请号：KR1020130096576
申请日：2013-08-14
Applicant: 삼성전자주식회사
Inventor： 박진우
CPC classification number: H01L23/3128 , H01L21/56 , H01L23/13 , H01L23/49822 , H01L2224/16225 , H01L2224/16227 , H01L2924/00014 , H01L2924/15151 , H01L2924/1517 , H01L2924/181 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
Abstract: 본 발명은 반도체 패키지를 제공한다. 본 발명에 따른 반도체 패키지는 하부 플레이트 및 상부 플레이트를 포함하는 기판, 상기 기판 상면 상에 배치된 반도체칩, 및 상기 반도체칩의 측벽 및 하부면을 둘러싸는 몰드막을 포함할 수 있다. 상기 기판은 상기 하부 플레이트 및 상기 상부 플레이트 사이로 연장된 내부 통로 및 상기 상부 플레이트를 관통하여 상기 내부 통로와 연결되는 몰드홀을 포함하는 몰드통로를 가질 수 있다. 몰드막은 상기 몰드홀을 통하여 상기 내부 통로 내로 연장될 수 있다.
Abstract translation: 本发明提供可靠性的半导体封装。 根据本发明的半导体封装包括：底板和底板; 半导体芯片，其布置在所述基板的上侧; 以及围绕半导体芯片的底侧和侧壁的模层。 基板包括：在底板和顶板之间延伸的内部路径和包括通过穿过顶板连接到内部路径的模具孔的模具路径。 模具层通过模具孔延伸到内部路径的内部。
-
-
-
-
-
-
-
-
-
Search Results
158
records
(took 0.037 seconds)
