-
公开(公告)号：KR1019970060490A
公开(公告)日：1997-08-12
申请号：KR1019960001397
申请日：1996-01-23
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 스페이서층을 이용하여 하부전극의 표면적을 증가시킬 수 있는 반도체 장치의 커패시터 제조방법이 개시되었다. 본 발명은 제1도전막 상에 각각의 입자 사이에 빈 공간을 갖는 복수개의 입자들로 이루어진 스페이서층을 형성하는 단계, 상기 입자 사이의 빈 공간을 통하여 상기 제1도전막과 접속되도록 상기 스페이서층 상에 제2도전막을 형성하는 단계, 상기 식각 저지층이 노출되도록 상기 제2도전막, 스페이서층 및 제1도전막을 순차적으로 식각하여 상기 콘택홀 상부에 제2도전막 패턴과 스페이서층 패턴 및 제1도전막 패턴을 형성하는 단계, 및 상기 스페이서층 패턴을 제거함으로써 상기 제1도전막 패턴 및 제2도전막 패턴으로 이루어진 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 스페이서층을 이용한 반도체 장치의 커패시터 제조방법을 제공한다. 본 발명에 의하면 스페이서층을 이용하여 하부전극의 표면적을 증가시킴으로서 메모리 셀의 독축 능력을 증가 시킬 수 있다.
-
公开(公告)号：KR100459686B1
公开(公告)日：2005-01-17
申请号：KR1019970028136
申请日：1997-06-27
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: PURPOSE: A method for forming a contact hole of a semiconductor device is provided to control generation of a defective profile in an interface between an HSQ(hydrogen silsesquioxane) layer pattern and a moisture absorption preventing layer pattern by performing a plasma treatment process on the HSQ layer while using N2O gas, NH3 gas, O2 gas and its composition thereof. CONSTITUTION: An HSQ layer(300) is formed on a semiconductor substrate(100). A plasma treatment process is performed on the HSQ layer. A moisture absorption preventing layer is formed on the plasma treated HSQ layer. The moisture absorption preventing layer and the HSQ layer are sequentially patterned to form a moisture absorption preventing layer pattern and an HSQ layer pattern that have a contact hole.
-
公开(公告)号：KR1020010028837A
公开(公告)日：2001-04-06
申请号：KR1019990041312
申请日：1999-09-27
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/764 , H01L27/0805 , H01L28/90
Abstract: PURPOSE: A capacitor array of a semiconductor device is provided to control a cross talk phenomenon between adjacent capacitors, by forming a porous insulating layer or air cap among a plurality of capacitors. CONSTITUTION: A capacitor array of a semiconductor device has a plurality of capacitors. A plurality of storage electrodes(110) are isolated from each other by an insulating layer having low dielectric pores to isolate adjacent capacitors from each other, formed on a semiconductor substrate. A dielectric layer(120) is formed on the storage electrodes. A plate electrode(130) is formed on the dielectric layer.
Abstract translation: 目的：提供半导体器件的电容器阵列，通过在多个电容器之间形成多孔绝缘层或空气帽来控制相邻电容器之间的串扰现象。 构成：半导体器件的电容器阵列具有多个电容器。 多个存储电极（110）通过具有低电介质孔的绝缘层彼此隔离，以隔离形成在半导体衬底上的相邻电容器。 在存储电极上形成介电层（120）。 在电介质层上形成平板电极（130）。
-
公开(公告)号：KR1020010017904A
公开(公告)日：2001-03-05
申请号：KR1019990033650
申请日：1999-08-16
Applicant: 삼성전자주식회사
IPC: H01L21/322
CPC classification number: H01J37/32 , H01J37/075
Abstract: PURPOSE: Equipment of electronic beam irradiation with cathode plate of nonmetal conductive material is provided to prevent a wafer surface from being polluted by metal ions. CONSTITUTION: A wafer, a doped material film such as a photoresist layer or a SOG(Spin On Glass) film, is loaded on a susceptor(S) in a reaction chamber(CB). Controlling a vacuum pump(P) and a valve(V), the pressure of inside chamber(CB) is maintained as low pressure. Reaction gas like N2 gas or Ar gas is injected into the chamber(CB) through a gas injection ring(GR). Using a high voltage power source(HVP), negative high voltage is applied on a cathode plate(CP), and negative low voltage is induced on a grid plate(GP) by a low voltage power source(LVP). The reaction gas in the chamber(CB) is ionized and produced holes and electrons. The holes move toward the grid plate(GP), and accelerate due to the electric field, formed by the negative high voltage. The holes are collided on the bottom of the cathode plate(CP), and secondary electrons are exited. The exited secondary electrons go faster to the loaded wafer on the susceptor(S) because of the electric field. The number of electrons and its energy are various by changing the grid voltage and the cathode voltage. The thickness of cured SOG film can be controlled by guiding the electron beam energy. Using the electron beam irradiating process, a double layered material film can be made.
Abstract translation: 目的：提供非金属导电材料阴极板电子束照射设备，防止晶片表面被金属离子污染。 构成：将晶片，诸如光致抗蚀剂层或SOG（旋涂玻璃）膜的掺杂材料膜负载在反应室（CB）中的基座（S）上。 控制真空泵（P）和阀（V）时，内室（CB）的压力保持为低压。 诸如N 2气体或Ar气体的反应气体通过气体注入环（GR）注入腔室（CB）。 使用高压电源（HVP），在阴极板（CP）上施加负的高电压，通过低压电源（LVP）在栅格板（GP）上感应到负的低电压。 室（CB）中的反应气体被电离并产生空穴和电子。 孔向格栅（GP）移动，由于由高电压负极形成的电场而加速。 这些孔在阴极板（CP）的底部碰撞，并且退出二次电子。 由于电场，退出的二次电子更快地移动到基座（S）上的负载晶片。 通过改变电网电压和阴极电压，电子数及其能量是多种多样的。 可以通过引导电子束能量来控制固化的SOG膜的厚度。 使用电子束照射处理，可以制造双层材料膜。
-
公开(公告)号：KR1019990062626A
公开(公告)日：1999-07-26
申请号：KR1019980051263
申请日：1998-11-27
Applicant: 삼성전자주식회사
IPC: H01L21/26
Abstract: 반도체 기판 내부에 존재하는 이온 주입 손상을 복구하여 드레인전류, 문턱전압 및 정션 커패시턴스와 같은 전기적인 특성을 향상시킬 수 있는 반도체 소자의 셸로우 정션 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 내부에 불순물을 주입한 후, 전자빔을 반도체 기판에 조사함으로써 이온 주입된 불순물이 후속되는 열처리 공정에서 반도체 기판 내부의 이온 주입 손상으로 인한 결함에 의하여 확산되는 것을 방지함으로써 반도체 기판 내에 서로 도전형이 상이한 물질층 간의 셸로우 정션을 형성한다. 이로써, 반도체 장치의 고집적화에 상응할 수 있는 셸로우 정션을 형성할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR100195246B1
公开(公告)日：1999-06-15
申请号：KR1019960039855
申请日：1996-09-13
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/76804 , H01L21/31144
Abstract: SOG층으로 된 층간절연막 위에 흡습방지층을 형성하였을 때 콘택홀 프로파일을 개선시킬 수 있는 방법을 개시한다.
상기 과제를 달성하기 위하여, 본 발명은 SOG층을 형성하고 큐어링하는 단계, 두께를 얇게 조절하여 흡습방지층을 형성하고 어닐링하는 단계, 상기 흡습방지층의 상부에 포토레지스트를 도포하여 패턴을 형성하는 단계, 습식식각과 이에 연속하는 건식식각으로 콘택홀을 형성하는 단계, 상기 포토레지스트를 제거한 후 ECR 식각을 수행하여 콘택홀의 프로파일을 개선시키는 단계를 포함하여 구성된 SOG 를 이용한 반도체장치에서의 콘택홀 제조방법을 제공한다. 본 발명의 일실시예에서는 상기 습식식각없이 건식식각만으로 콘택홀을 형성하는 방법을 제공한다.-
公开(公告)号：KR100170356B1
公开(公告)日：1999-03-30
申请号：KR1019950052725
申请日：1995-12-20
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 본 발명은 화학 기계적 연마(Chemical mechanical polishing; CMP)공정시 나타나는 소자간의 단차를 개선하는 반도체 장치의 소자 분리 방법에 관한 것으로서, 트랜치 형성 후 절연체를 매몰시켜 반도체 장치의 소자 분리 방법은 산화막으로 변질되는 층을 증착하는 단계;, 상기 증착된 층을 코팅하는 단계; 및 상기 코팅된 층을 습식 어닐하는 단계를 포함한다.
따라서, 상술한 바와 같이 본 발명에 따른 반도체 장치의 소자 분리 방법은 트랜치 내부에 아몰퍼스 실리콘(A-SI)을 증착한 후, 플루어블 옥사이드(Flowable Oxide)를 매몰하고(FILL), 습식 어닐함으로써, 전체적으로 딱딱하게 트랜치를 매몰하고, 이후 공정인 화학 기계적 연마(Chemical mechanical polishing; CMP)공정시 소자간의 단차를 개선하는 효과를 갖는다.-
公开(公告)号：KR1019980029372A
公开(公告)日：1998-07-25
申请号：KR1019960048627
申请日：1996-10-25
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 배선층 형성 방법에 대해 기재되어 있다.
이는, 반도체 기판 상에 도전 물질과 절연 물질을 차례로 증착하여 제 1 배선층과 제 1 절연막을 형성하는 단계; 상기 제 1 절연막/제 1 배선층을 패터닝하는 단계; 상기 패터닝된 제 1 절연막/제 1 배선층이 형성된 반도체 기판 상에 SOG(Silicon On Glass) 물질을 증착하여 제 2 절연막을 형성하는 단계; 상기 제 1 절연막이 드러날 때까지 상기 제 2 절연막을 에치백(etch back)하는 단계; 상기 반도체 기판 상에 절연 물질을 증착하여 제 3 절연막을 형성하는 단계; 상기 제 3 절연막의 소정 영역을 식각하는 단계; 및 상기 반도체 기판 상에 도전 물질을 증착한 후 패터닝하여 제 2 배선층을 형성하는 단계로 이루어진다.
즉, 하부 배선층인 제 1 배선층 상부에 SOG 물질이 존재하지 않아 패터닝된 제 1 배선층과 제 2 배선층 사이에서 보이드(Void)가 발생하지 않고 상기 제 1 배선층과 제 2 배선층 사이에 형성되는 기생 용량(parastic capacitance)을 감소시키므로 저항(R)과 용량(C)에 의한 시간 지연(RC delay)이 개선되는 잇점이 있다.-
公开(公告)号：KR1019980026853A
公开(公告)日：1998-07-15
申请号：KR1019960045419
申请日：1996-10-11
Applicant: 삼성전자주식회사
IPC: C09G1/02
Abstract: 본 발명은 연마제 및 용매을 함유하는 화학기계적 폴리싱용 조성물에 있어서, 상기 연마제가 그 표면에 혐수성기 또는 음이온기를 갖고 있는 변형된 연마제를 포함하고 있는 것을 특징으로 하는 화학기계적 폴리싱용 조성물을 제공한다. 본 발명에 따르면, 산화막과 다른 막 예를 들면, SiN, SOG, BPSG, POLY-Si막과의 선택비를 향상시킬 수 있다. 따라서 글로벌 평탄화를 달성할 수 있을 뿐만 아니라, 표면의 평탄도가 우수한 반도체 소자를 얻을 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.023 seconds)
